3. Охарактеризуйте режими реконфігурування структури ПЛІС типу EPLD з електричним стиранням. Які елементи пам’яті конфігурації застосовуються для таких ПЛІС? Що розуміється в САПР під термінами „програмування” і „конфігурування”?
4. Зобразіть схему ПЛМ для реалізації одного з варіантів функції завдання 2 (див. додаток до лаб. роботи №2).
5. Поясніть архітектуру ПЛІС типу EPLD: призначення сигналів і складників та їх взаємодію.
6. Поясніть поняття інтерфейсу JTAG і схеми програмування однієї ПЛІС та їх ланцюжка.
ЛАБОРАТОРНЕ ЗАВДАННЯ
1. Спроектувати подільник частоти із заданим коефіцієнтом поділу – модулем М (згідно з варіантом завдання 10).
1.1 Побудувати безвентильний подільник частоти з використанням JK-тригерів за графічного (.bdf) введення проекту 10XXpod, виконати компіляцію і моделювання (.vwf), визначити його швидкодію та скласти перемикальний граф.
Приклади: подільник частоти з коефіцієнтом поділу 5 на основі лічильника 74293 (схема 1) і з коефіцієнтом поділу 11 на JK-тригерах (схема 2) у файлах 1000pod.bdf, vwf.
FПримітка. Інверсні асинхронні входи передустановлення SN[4..0] і скидання RN (схема 2) призначені для випробування лічильника на самовідновність і побудови повного перемикального графу. Для цього інверсним кодом, наприклад, SN[4..0] = 0016 (як подано на часових діаграмах) можна асинхронно записати до всіх розрядів лічильника одиниці і після моделювання імітатором простежити шлях повернення до робочого циклу: 31 ® 14 ® ® 21 ® ...; відтак записати з метою наочності інший стан поза робочим циклом в іншому місці (або в цьому ж місці і знов змоделювати) та простежити шлях і так само повторити цю процедуру для потрібної кількості станів.
1.2 Створити подільник частоти за текстового (.tdf) введення проекту 10XXpod_sm як скінченний автомат (State Machine) за власним вибором оператора логічної секції для позначення його переходів (див. лаб. робота №8, п.4) на кшталт файлу 10XXpod.bdf та дослідити його. Користуючись часовими діаграмами (.vwf), визначити тип пристрою, утворений автоматичним синтезатором як подільник частоти.
Приклад: подільник частоти із коефіцієнтом поділу М = 11 – файли 1000pod_sm.tdf, vwf.
2. Створити проект 10ХХPODIL_MAX лабораторного макета для експериментального дослідження ЦПП на мікросхемі MAX7000Sна прикладі заданого варіанта подільника частоти за п. 1.1. (див. як зразок файл 1000PODIL_MAX.bdf – рис. А.8 у додатках).
Для цього створити символ подільника за п. 1.1 (як приклад див. файли 1000pod11.bdf, bsf), вставити його до графічного файлу, який доповнити перетворювачем двійкового коду в ДДК і дешифраторами 7-сегментного коду, потрібними для індикації вихідного коду, а також іншими компонентами (у прикладі кількість тактів вхідного сигналу в періоді вихідного сигналу, тобто коефіцієнт поділу можна простежити за допомогою світлодіода VD1). Імпортувати призначення виводів мікросхеми з файлу ../4lab/MAX_pin та скоригувати їх. Виконати компіляцію і функціональне моделювання з метою переконатися в правильності проектування. Створити програмувальний CDF-файл і виконати програмування мікросхеми. Розробити методику та виконати експериментальні дослідження пристрою назапрограмованій ІС. Порівняти результати експериментальних досліджень з даними проектних файлів, зробити висновки.
Приклад: подільник частоти із коефіцієнтом поділу М = 11 – файли 1000PODIL_MAX.bdf, .vwf, .сdf.
3. Ознайомитися з основними функціями редактора фізичного розміщення Floorplan Editor.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.