Проектування цифрових пристроїв на основі САПР QUARTUS II: Практикум, страница 46

1.2 Дослідити синхронний D-тригер зі статичним керуванням (примітив Latch – тригер-зáскочка) на елементах І-НЕ за п. 1.1 (файли 7stat.bdf, .vwf) та розглянути особливості побудови і перемикання макрофункції    D-тригера та схеми синхронного RS-тригера (RSC-тригер).

1.3 Дослідити синхронний JK-тригер з динамічним керуванням структури MS (схема 1) за п. 1.1 (файли 7dyn.bdf, .vwf); розглянути особливості побудови і перемикання базових примітивів JKFF, TFF i DFF (2, 3, 4), Т-тригера на основі D-тригера (5), макрофункції D-тригера expdff (6) та   Т-тригера на основі типової макрофункції JK-тригера (7).

1.4 Ознайомитися з різновидами тригерів бібліотеки бази даних (файл 7lіbr.bdf): примітивами та макрофункціями (у тому числі вибраними ІС серії 74). У звіті навести також умовне графічне позначення за ГОСТом таких тригерів, пояснити призначення та особливості входів і виходів.

2. Розглянути приклади застосування тригерів.

2.1 Дослідити вимірювальний перетворювач на основі RS-тригера і детекторів фронтів (файли 7vymir.bdf, .vwf). У звіті навести схему, часові діаграми та пояснити спосіб перетворення різниці фаз між вхідними сигналами в пучок імпульсів квантування.

2.2 Дослідити антидеренчливий пристрій на основі RS-тригера (файли 7ander.bdf, .vwf). У звіті навести схему, часові діаграми та пояснити спосіб усунення деренчання фронтів вихідного сигналу Q2 внаслідок дрижання контактів під час перемикання механічних перемикачів (на виході Q3 спостерігається деренчання фронтів).

2.3Дослідити селектор імпульсів на основі тригерів з динамічним керуванням (файли 7select.bdf, .vwf). У звіті навести схему, часові діаграми та пояснити спосіб виокремлення одиничного синхроімпульсу, першого з їх послідовності після натиснення нефіксованого ключа.

2.4 Дослідити імпульсний фільтр на асинхронних тригерах і типовій макрофункції серії 74 (файли 7if.bdf, .vwf). У звіті навести схему, часові діаграми та пояснити спосіб виокремлення інформаційного імпульсу х від коротких імпульсних завад за допомогою двох послідовностей імпульсів a, b тривалістю не нижче тривалості імпульсів завад.

3. Створити згідно із заданим варіантом на основі DE-тригерів фіксатор у паралельному коді вхідного слова, біти якого надходять до входів тригерів послідовно в часі.

 3.1 За допомогою програмного майстра New Project Wizard створити новий проект 7ХХfixator на ІС родини MAX7000S (тип та інші параметри ІС можна не визначати), зібрати в графічному файлі фіксатор потрібної розрядностіна примітивах DE-тригерів (директорія c:/quartus/libraries/primitives/storage/ dffe), створити і вставити до файла зразок мегафункції дешифратора адреси, виходи якого з’єднати зі входами дозволу тригерів, скомпілювати проект, створити файл часових діаграм, виконати функціональне моделювання та переконатися в правильності роботи пристрою.

Приклад: 700fixator.bdf, .vwf.

3.2  Командою з меню File > Create / Update > Create Symbol Files for Current File створити символьний файл та відкрити його для перегляду (з типу файлів Graphic Files або Other Source Files).

Приклад: 700fixator.bsf.

4. Створити ієрархічний проект лабораторного макета на рівні блок-схеми для експериментального дослідження лінії передавання даних (ЛПД) з фіксацією вихідного коду на тригерах згідно зваріантом завдання 7(див. структурну схему і як взірець файл 700LPD.bdf – рис. А.5 у додатках).

Від ДІП-перемикачів MAX_SW1 вхідне слово sw1[] у паралельному коді  надходить на інформаційні входи мультиплексора. Формувач адреси (лічильник) розгортає адресний код a[] в часі таким чином, що після кожного натискання по черзі двох нефіксованих перемикачів MAX_PB1 і MAX_PB2 цей код збільшується на одиницю по колу: 0, 1, ... 7, 0, 1, ..., тобто змінюється в прикладі за модулем 8. Отже, у мультиплексорі відбувається перетворення паралельного коду в послідовний, бо на його виході по черзі з’являються біти вхідного слова (для передавання інформації лінією зв’язку між віддаленими об’єктами). З інформаційного входу демультиплексора (який є стробовим входом дешифратора) на вихідному боці лінії тим же самим адресним кодом біти вхідного слова по черзі спрямовуються до інформаційних входів тригерів у блоці фіксатора. Послідовно в часі, біт за бітом слово записується в розрядні тригери синхроімпульсами Clk, що надходять з формувача адреси.