Автоматизация управления установок с ДВС., страница 36

у₁ = х (ДА, логическое повторение), или

(НЕ, логическое отрицание).

Электротехнические схемы, реализующие эти логические операции, показаны на рис. 81, а.

Логическая ячейка, имеющая два входных параметра и один выходной, выполняет одну из следующих операций:

                             у₁ = х₁ + х₂  (ИЛИ, логическое сложение);

                             у₂ = х₁ ´  х₂(И, логическое умножение);

                             у₃ = х₁~ х₂(равнозначность);

                             у₄ = х₁Å х₂ (неравнозначность);

                             у₅ = х₁¯ х₂ (ИЛИ-НЕ);

                             у₆ = х₁ / х₂(И-НЕ).

Ниже приведена таблица значений у в зависимости от комбинаций х₁ и х_2.

Электротехнические схемы, реализующие функции ИЛИ и И, показаны на рис. 81, б, в. Остальные функции могут быть заменены комбинацией операций И, ИЛИ и НЕ.

Основные тождества алгебры Буля

Переместительный закон

х₁ х₂ = х₂ х₁

х₁ + х₂ = х₂+ х₁

Сочетательный закон

х₁ (х₂ х₃) = (х₁ х₂) х₃ = х₂ (х₁ х₃)

х₁ + (х₂ + х₃) = (х₁ + х₃) + х₂

Распределительный закон

(х₁ х₂) + х₃ = (х₁ + х₃)(х₂ + х₃)

(х₁ + х₂) х₃ = х₁ х₃ + х₂ х₃

4.3.2. Синтез УЛУ комбинационного типа

УЛУ комбинационного типа строится в следующем порядке:

1. Составляется алгоритм функционирования системы.

2. Входные параметры обозначаются символом х, выходные у и на основании алгоритма строится таблица состояний. Пример такой таблицы для системы, имеющей три входных параметра и два выходных, показан ниже (параметры системы выбраны произвольно):

3. Составляются логические выражения для у₁ и у₂, образованные суммой произведений, в которые входят значения х, соответствующие каждой строке, где у = 1. В нашем примере

4. Логические выражения упрощаются с помощью правил алгебры Буля. Тождество х + х = х позволяет прибавить к сумме любое из имеющихся в ней слагаемых. Группируем попарно слагаемые так, чтобы получить в каждой паре сумму вида :

5. На основе логических выражений строятся блок-схемы. На рис. 82, а показана схема, соответствующая исходному виду выражения для у₁. Как видно, схема получается весьма громоздкой, в отличие от схемы на рис. 82, б, построенной по упрощенным выражениям.

6. Подбираются функциональные элементы, реализующие требуемые логические операции, и строится электрическая схема. Следует заметить, что даже при использовании микропроцессорных программируемых схем про-граммирование осуществляется в терминах логических ячеек и выражений.

4.3.3. Синтез УЛУ последовательностного типа.

В управляющих устройствах последовательностного типа выходные сигналы зависят не только от комбинации  входных сигналов, но и от последовательности их поступления. Из этого вытекает необходимость
включения в такие УЛУ элементов типа "память", фиксирующих текущее состояние системы. Таким образом, УЛУ такого типа включает комбинационную часть К (рис. 83, а), подобную описанным выше, и элементы "память", образующие своего рода обратную связь по отношению к комбинационной части.

Каждый элемент памяти имеет два входа и один выход (рис. 83, б).
В примере, показанном на рис. 83, б, сигнал х₁ включает выходной сигнал у ("записывает" память), сигнал х₂ отключает его. Функции ячейки "память" описываются логическим выражением