ЧаВо
О проекте
Отзывы
Обучение и курсы
Технические предметы
\
Информатика и выч. техника
Автоматическое проектирование дискретных устройств
Санкт-Петербургский государственный политехнический университет (СПбГПУ)
Задания на лабораторные работы
Разработка контроллеров клавиатуры и динамической индикации. Вариант № 2
Конспекты лекций
Архитектура сигнальных процессоров. Введение. Основные задачи обработки сигналов. Методы обработки сигналов
Процессор AMD x86-64. Увеличенное требований к вычислениям на основе 64-разрядных вычислений
Контрольные работы
Полупроводниковые индикаторы. Классификация знакосинтезирующих индикаторов. Динамическая индикация
Методические указания и пособия
Автоматизация управления установок с ДВС.
Отчеты по лабораторным работам
Исследование FIFO (First In First Out)
Исследование буфера FIFO для передачи данных между устройствами, работающими на разной частоте
Исследование и отладка генератора сигналов сложной формы средствами системной отладки Quartus II
Исследование параметризованного модуля LPM_FIFO. Устройство передачи данных с FIFO
Исследование трехстабильных буферов и шинных формирователей
Контроллер клавиатуры и динамическая индикация
Работа устройств на общей шине
Работа устройств на общей шине. Исследование трехстабильных буферов и шинных формирователей. Схема двунаправленного шинного формирователя разрядности 9
Разработка контроллеров клавиатуры и динамической индикации. Вариант № 1
Разработка контроллеров клавиатуры и индикации. Строки и колонки через подтягивающие резисторы
Синтез и моделирование широтно-импульсного модулятора – демодулятора
Системная шина. Обмен с внешней статической памятью, имеющей трехстабильную шину данных
Средства системной отладки пакета Quartus II
Умножающие устройства. Блоки устройства на языке VHDL. Конвейеризированный умножитель lpm_mult
Умножающие устройства. Последовательное умножающее устройство. Схема устройства умножения двух чисел разрядности N = 8
Экзаменационные вопросы и билеты
Автоматизация ДВС