Цифровые устройства и микропроцессорные системы. Задачи и упражнения: Учебное пособие (Представление чисел и арифметические операции в цифровых устройствах. Микропроцессорные устройства и системы на базе МП КР580ВМ80), страница 8

Рис. 2.8. Полусумматор

Рис. 2.9. Временные диаграммы к задаче 2.20

Рис. 2.10. Полный сумматор

Рис. 2.11 Мультиплексор К155КП7

Рис. 2.12 Сумматор последовательного действия

2.24. На вход сумматора последовательного действия (рис. 2.12) поступают коды двух чисел: А = 111(7), В = 001(1). Построить временные диаграммы входных и выходных сигналов.

2.25. Начертить схему сумматора параллельного действия с последовательным переносом для сложения двух 4-разрядных двоичных чисел, используя полные сумматоры. Ответить на вопросы:

а) каково максимальное время выполнения операции, если время  задержки одного сумматора t_макс = 100 нс, б) можно ли снимать информацию с суммирующего устройства в моменты времени t< t,_макс после подачи входных сигналов, в) для каких целей может использоваться третий вход первого сумматора, г) как можно ускорить выполнение операции сложения?

2.2. ЦИФРОВЫЕ УСТРОЙСТВА НА ПРОГРАММИРУЕМЫХ ЛОГИЧЕСКИХ МАТРИЦАХ

В данный раздел включены задачи и упражнения, связанные с построением (комбинационных цифровых устройств на программируемых логических матрицах (ПЛМ) [15] Для получения однозначного ответа следует ориентироваться в матрицы, приведенные в данном параграфе. На рис 2 13 приведена упрощенная схема двухуровневой ПЛМ

На уровне 1 выполняется операция И над переменным х и их инверсиями (Инверторы на схеме обозначены кружками) На уровне II выполняется операция ИЛИ над переменными р, являющимися выходными сигналами первого уровня матрицы. Крестиками на шинах обозначены элементы связи, которые включаются во время программирования путем прожигания либо во время изготовления путем наложения маски.

Рис. 2.13 Двухуровневая ПЛМ

Рис. 2.14 Программируемая матрица вентилей

В рассматриваемом примере (рис 2 13) , , . При решении задач резисторы на схемах можно не изображать. На рис 2 14 приведена упрощенная схема программируемой матрицы вентилей (ПМВ) Резисторы на схеме не показаны. Элементы связи включаются так же, как и в двухуровневой ПЛМ. Кружками, как и раньше, обозначены инверторы

В данном примере (см. рис. 2 14) , .

Очевидно, что матрица вентилей не позволяет получать все возможные функции от переменных х.

При решении задач на схемах необходимо показывать только используемые шины и их соединение элементами связи. После этого можно выбрать матрицу из имеющихся в распоряжении проектировщика

ЗАДАЧИ И УПРАЖНЕНИЯ

2.26. Построить шифратор на пять входов на ПМВ.

2.27. Построить преобразователь позиционного десятичного кода в двоично-десятичный на ПМВ.

2.28. Решить задачу 2.27, используя двухуровневую ПЛМ.

2.29. Построить полный дешифратор на три входа на ПМВ.

2.30. Построить мультиплексор на восемь каналов на двухуровневой ПЛМ.

2.31. Построить устройство для сравнения двух 3-разрядных чисел на двухуровневой ПЛМ. При неравенстве чисел на выходе устройства должен появляться сигнал нуль.

2.32. Построить полный сумматор на двухуровневой ПЛМ.

ОТВЕТЫ И РЕШЕНИЯ

Р2.1. Схема устройства приведена на рис. Р2.1. Число входов у элементов исходной схемы n₁ = 16. Число входов у полученной схемы п₂ = 9.

Р2.2. Для приведенной схемы (см. рис. 2.3) . Упрощение . Схема устройства приведена на рис. Р2.2

P2.3. Составляем таблицу истинности в соответствии со словесным описанием работы устройства (табл. Р2.1); записываем структурные формулы на основе единичных наборов:

Таблица Р2.1

и на основе нулевых наборов (2):

.

Рис. Р2.1 Схема устройства к задаче 2.1

Рис. Р2.2. Схема устройства к задаче 2.2

Рис. Р2.3 Схемы устройств к задаче 2.3

Варианты схем устройства приведены на рис. Р2.3.

Р2.4 а) . Схема устройства приведена на рис. Р2.2;

б) . Схема устройства приведена на рис. Р2.4.

Р2.5. Временные диаграммы для схемы на рис. Р2.3 приведены на рис. Р2.5.

Р2.6. Составляем таблицу истинности в соответствии со словесным описанием работы устройства (табл. Р2.2). Записываем структурные формулы на основе единичных и нулевых наборов: