Цифровые устройства и микропроцессорные системы. Задачи и упражнения: Учебное пособие (Представление чисел и арифметические операции в цифровых устройствах. Микропроцессорные устройства и системы на базе МП КР580ВМ80), страница 11

Р2.22. Составляем таблицу истинности (табл. Р2.10) и переходим к структурным формулам:

Таблица Р2.10.

Рис. 2.15. Полный сумматор на полусумматорах.

Преобразуем выражение для S:

где  ABC1

Следовательно,  и

где

Схема полного сумматора на элементах И-ИЛИ-НЕ приведена на рис. Р2.16.

Р2.23. Мультиплексоры используем в качестве универсальных логических модулей: один для получения суммы, другой для получения переноса. Входы А, В, С используем в качестве информационных входов, а входы f₀, f₁, …, f₇ – в качестве настроечных (см. табл. Р2.11).

Рис. Р2.16. Полный сумматор на элементах И-ИЛИ-НЕ.

Таблица Р2.11.

Из таблицы Р2.11 следует, что для получения суммы необходимо на входы f₁, f₂, f₄, и f₇ первого мультиплексора подать сигнал 1, а на остальные 0 (заземлить). Для получения переноса необходимо подать сигнал 1 на входы f₃, f₅ и f₇ второго мультиплексора, а остальные заземлить.

Р2.24. Временные диаграммы входных и выходных сигналов приведены на рис. Р2.17.

Р2.25. Схема сумматора приведена на рис. Р2.18.:

а) t_{З МАКС} = n×t_З1 = 400 нс;

б) нельзя, так как процесс не установится из-за задержек, создаваемых сумматорами, и ответ будет неправильным;

в) третий вход может быть использован для подачи сигнала циклического переноса при выполнении операции вычитания в обратном коде. Этот вход может быть использован прибавления единицы при образовании дополнительного кода отрицательного числа;

г) путем использования схем ускоренного переноса.

Рис. Р2.17. Временные диаграммы к задаче 2.24.

Рис. Р2.18. Сумматор параллельного действия с последовательным переносом.

Р2.26. Структурные формулы для шифратора на пять входов получены в Р2.15. Схема шифратора приведена на рис. Р2.19.

Р2.27. Структурные формулы для преобразователя кода получены в Р2.16.

Схема преобразователя кода приведена на рис. Р2.21.

Рис. Р2.19. Шифратор на программируемой матрице вентилей.

Р2.29. Структурные формулы для дешифратора на три входа получены в Р2.13. Схема дешифратора на три входа приведена на рис. Р2.22.

Рис. Р2.20. Преобразователь позиционного кода в двоично-десятичный на программируемой матрице вентилей.

Рис. Р2.21. Преобразователь кода на двухуровневой ПЛМ.

Р2.30. Структурные формулы для мультиплексора получены в Р2.17. Принципиальная схема мультиплексора на ПЛМ приведена на рис. Р2.23.

Р2.31. Для построения устройства используем как основу схему на рис. Р2.24.

Схема устройства на ПЛМ для сравнения чисел приведены на рис. Р2.25.

Рис. Р2.22. Дешифратор на ПМВ.

Рис. Р2.23. Мультиплексор на двухуровневой ПЛМ.

Рис. Р2.24. Схема устройства к задаче 2.31.

Рис. Р2.25. Сравнивающее устройство на двухуровневой ПЛМ.

Рис. Р2.26. Полный сумматор на двухуровневой ПЛМ.

Р2.32. Структурные формулы для полного сумматора:

Схема сумматора приведена на рис. Р2.26.

Глава 3. ПОСЛЕДОВАТЕЛЬНОСТНЫЕ ЦИФРОВЫЕ УСТРОЙСТВА

3.1. ТРИГГЕРЫ

В данный раздел включены задачи и упражнения, связанные с анализом работы различных типов триггеров [2 – 4].