Адрес |
Команда |
Комментарий |
0 |
LARK AR0,8E |
AR0¬8E (адрес а39 в ПЗУ) |
1 |
LARK AR1,27 |
AR1¬27 (адрес а39 в ОЗУ) |
2 |
LARP 1 |
ARP¬1 |
3 |
LDRK 0 |
DP¬0 |
4 |
SAR AR0,7F |
[7F]¬(AR0) |
5 |
LAC 7F,0 |
ACC¬[7F] |
6 |
TBLR *,0 |
Перепись коэффициентов ai из ПЗУ (адрес определяется содержимым AR1), ARP¬0 |
7 |
MAR*-,1 |
AR0¬(AR0) – 1; ARP¬1 |
8 |
BANZ |
Если (AR1) ¹ 0, то AR1¬(AR1) – 1 |
9 |
4 |
и РС¬4, иначе РС¬0А |
При этом требуется ПЗУ объемом не менее 143 слов.
Рис. Р6.9. Схема цифрового фильтра на основе МП TMS 32010
Схема устройства приведена на рис. Р6.9. Регистр DG 1 служит для хранения входных осчетов x(n) и может быть выполнен, например, на четырех корпусах ИС К1804ИР1 или на любых других ИС регистров с ТТЛ-уровнями и тремя состояниями на выходе. ПЗУ (ROM) может состоять из четырех корпусов К556РТ11 или других ИС ПЗУ, обеспечивающих требуемый объем памяти и имеющих 3 состояния на выходе RG 2 – выходной регистр для хранения y(n), который также может быть реализован, например, на четырех ИС К1804ИР1. Входом фильтра является вход регистра RG 1. Двунаправленная шина данных процессора TMS 32010 (D0…D15) соединена с выходом регистра RG 1, выходом ПЗУ и входом регистра RG 2, выход которого является выходом цифрового фильтра. Восемь разрядов шины адреса процессора (А0…А7) подключены к адресным входам ПЗУ.
Микросхема КР580ВА86 (рис. 7.1) – двунаправленный 8-разрядный шинный формирователь (ШФ), предназначенный для обмена информацией между МП и системной шиной, обладает повышенной нагрузочной способностью и тремя состояниями. Управление ШФ осуществляется по входам и Т в соответствии с табл.7.1 [5].
Рис. 7.1. Условное обозначение шинного формирователя (драйвера) КР580ВА86
Таблица 7.1. Управление операциями в ШФ
Сигналы управления |
Направление передачи информации |
|
Т |
||
0 |
0 |
А¬В |
0 |
1 |
А®В |
1 |
Ф |
Выходы А и В в состоянии с высоким выходным сопротивлением (в третьем состоянии) |
Выходы В имеют большую нагрузочную способность, чем выходы А, и допускают включение нагрузки, потребляющей ток 32 мА при низком уровне сигнала и – 5 мА – при высоком. Поэтому ШФ обычно включаются стороной А к выводам МП, а стороной В – к шинам микропроцессорной системы.
7.1. Каково назначение ШФ КР580ВА86? Можно ли использовать ШФ в качестве порта ввода или вывода?
7.2. ШФ КР580ВА86 используется в качестве буфера 8-разрядной шины данных МП КР580ВМ80. Представить соответствующую схему и указать, какие сигналы МП следует использовать для шинным формирователем.
7.3. Два ШФ КР580ВА86 необходимо использовать в качестве буфера шины адреса МП КР580ВМ80. Нарисовать схему подключения ШФ к МП.
7.4. Три ШФ типа КР580ВА86 подключены шинными выводами В1, В2, В3 к системной 8-разрядной шине. Нарисовать эту схему и указать, какие управляющие сигналы на ШФ нужно подавать, чтобы обеспечить выполнение следующих операций?
а) А1®А2; ШФ3 отключен;
б) А2®А3; ШФ1 отключен;
в) А3®А1, А2; г) А1, А2®А3.
7.5. Четыре ШФ КР580ВА86 подключены к 8-разрядной системной шине следующим образом: ШФ1 и ШФ2 – выводами В1 иВ2; ШФ3 и ШФ4 – выводами А3 и А4. Нарисовать эту схему и указать, какие управляющие сигналы на ШФ следует подавать, чтобы обеспечить выполнение следующих операций:
а) А1®В3, В4; ШФ2 отключен;
б) А2®А1, В3; ШФ4 отключен;
в) В3®А1, А2, В4;
г) В4®А1; ШФ2 и ШФ3 отключены;
д) А1, А2®В3; ШФ4 отключен.
Многорежимный буферный регистр (МБР) предназначен для подключения к МПС периферийных устройств. В МБР (см. рис. 7.2) возможны режимы работы, при которых входы независимо друг от друга отключаются от соответствующих шин. Управление работой МБР осуществляется в соответствии с табл. 7.2, где используются следующие обозначения:
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.