Цифровые устройства и микропроцессорные системы. Задачи и упражнения: Учебное пособие (Представление чисел и арифметические операции в цифровых устройствах. Микропроцессорные устройства и системы на базе МП КР580ВМ80), страница 10

Р2.14. Схема соединений дешифратора приведена на рис. Р2.11. при х₅ = 0 отключен дешифратор 2. На его выходах – сигнал 1. При х₅ = 1 отключен дешифратор 1.

Р2.15. Составляем таблицу истинности (табл. Р2.6) и переходим к структурным формулам.

Таблица Р2.6.

С учетом факультативных условий получаем:

,

,

.

Р2.16. Составляем таблицу истинности (табл. Р2.7) и переходим к структурным формулам.

Таблица Р2.7.

С учетом факультативных условий получим:

,

,

,

.

Р2.17. Составим таблицу истинности (табл. Р2.8) и переходим к структурной формуле:

Таблица Р2.8.

Рис. Р2.12. Схема устройства для сравнения двух 5-разрядных двоичных чисел.

Р2.18. Схема устройства приведена на рис. Р2.12.

Р2.19. Составляем таблицу истинности (табл. Р2.9) и переходим к структурным формулам

Таблица Р2.9.

Рис. Р2.13. Полусумматор на элементах И-НЕ.

Рис. Р2.14. Временные диаграммы к задаче 2.20.

Переходим к базису И-НЕ:

Схема полусумматора на элементах И-НЕ приведена на рис. Р2.13.

Р2.20. Временные диаграммы выходных сигналов приведены на рис. Р2.14.

Р2.21. Схема полного сумматора на полусумматорах приведена на рис. Р2.15. После суммирования двух 1-разрядных двоичных чисел (А, В) при помощи полусумматора к сумме прибавляется третье число. Так как при сложении трех 1-разрядных двоичных чисел может образоваться перенос только в одном полусумматоре, то переносы объединяются ячейкой ИЛИ.