Цифровые устройства и микропроцессорные системы. Задачи и упражнения: Учебное пособие (Представление чисел и арифметические операции в цифровых устройствах. Микропроцессорные устройства и системы на базе МП КР580ВМ80), страница 7

Минимизацию булевых функций в большинстве случаев целесообразно осуществлять при помощи карт Карно (рис. 2.1). Далее буквой Ф на картах обозначается набор, на котором функция не определена (факультативное условие).

ЗАДАЧИ И УПРАЖНЕНИЯ

2.1. Записать структурную формулу, которая реализуется комбинационной схемой, приведенной на рис. 2.2. Упростить полученную структурную формулу и построить новую схему па элементах И, ИЛИ и НЕ.

2.2. Упростить схему комбинационного устройства, приведенную на рис. 2.3.

2.3. Синтезировать в базисе И, ИЛИ, НЕ устройство, сигнал на выходе которого равен 1 только в том случае, когда на его двух входах (x1 и x2) действуют различные сигналы (узел неравнозначности, сумматор по модулю два).

2.4. Решить задачу 2.3, используя только элементы: а) И-НЕ: б) ИЛИ-НЕ.

2.5. На вход сумматора по модулю два поступает серия импульсов, приведенная на рис. 2.4. Построит временную диаграмму выходного сигнала y(t) без учета задержек и фронтов, создаваемых логическими элементами сумматора.

Рис. 2.2. Схема устройства к задаче 2.1

Рис. 2.3. Схема устройства к задаче 2.2

Рис. 2.4 Временные диаграммы к задаче 2.5

Рис 2.5 Временные диаграммы к задаче 2.7

2.6. Синтезировать в базисе И, ИЛИ, НЕ устройство, сигнал выходе которого равен 1, только в том случае, когда на его двyx входах (x1, x2) действуют одинаковые сигналы (узел равнозначности).

2.7. На вход узла равнозначности подается серия импульсов, приведенная на рис. 2.5. Построить временную диаграмму входного сигнала без учета задержек и фронтов, создаваемых логическими элементами устройства.

2.8. Устройство с четырьмя входами (х1, х2, х3, х4) должно работать так, чтобы на выходе появлялся сигнал 1, когда не менее чем на трех входах будут одновременно сигналы 1. Синтезировать устройство на элементах И, ИЛИ, НЕ.

2.9. Устройство с четырьмя входами (х1, х2, х3, х4) должно работать так, чтобы на выходе появлялся сигнал 1, когда на трех входах будут одновременно сигналы 1. На всех четырех входах сигнал 1 никогда не появляется. Синтезировать устройство на элементах И, ИЛИ, НЕ.

2.10. Синтезировать мажоритарный элемент на три входа (х1, х2, х3): а) в базисе И-НЕ; б) в базисе ИЛИ-НЕ. У такого элемента значение выходного сигнала совпадает с значением большинства  входных. 2.11. Синтезировать устройство в базисе ИЛИ-НЕ, булевая функция которого задана в числовом виде:

2.12. Синтезировать устройство в базисе И-НЕ, булева функция которого задана в числовом виде:

y(x1, x2, x3, x4) = å(0, 1, 2, 3, 5, 7, 8, 10, 11, 15).

2.13. Синтезировать полный дешифратор на три входа на элементах И, ИЛИ, НЕ. Как необходимо изменить схему дешифратора, чтобы превратить его в дешифратор-демультиплексор (стробируемый дешифратор)?

Рис. 2.6. Шифратор на 5 входов

Рис. 2.7. Мультиплексор на 8 каналов

2.14. Как из дешифраторов-демультиплексоров типа ИДЗ серии 155 построить полный дешифратор на пять входов (см приложение)?

2.15. Синтезировать шифратор на пять входов (рис. 2 6): а) на элементах ИЛИ-НЕ; б) на элементах И-НЕ.

2.16. Синтезировать преобразователь позиционного десятичного кода в двоично-десятичный на элементах И-НЕ.

2.17. Синтезировать мультиплексор на восемь каналов на элементах И, ИЛИ, НЕ (рис. 2.7).

2.18. Составить схему устройства для сравнения двух 5-разрядных двоичных чисел, используя только двухвходовые сумматоры по модулю два и ячейку ИЛИ. (При равенстве чисел выходной сигнал 0)

2.19. Синтезировать узел, осуществляющий суммирование двух 1-разрядных двоичных чисел (полусумматор), на элементах И, ИЛИ, НЕ и на элементах И-НЕ (рис. 2.8).

2.20. На вход полусумматора поступает серия импульсов, приведенная на рис. 2.9. Построить временную диаграмму выходных сигналов без учета задержек, создаваемых логическими элементами полусумматора.

2.21. Составить схему полного сумматора (рис. 2.10), используя полусумматоры.

2.22. Синтезировать полный сумматор на элементах И-ИЛИ-НЕ.

2.23. Построить полный сумматор на мультиплексорах К155КП7 (рис. 2.11). Таблица истинности для мультиплексора приведена в решении задачи Р2.17.