Проектування цифрових пристроїв на основі САПР QUARTUS II: Практикум, страница 39

2. Реалізуйте на основі заданих в дужках пристроїв і, за необхідністю, додаткових логічних елементів таку арифметичну операцію та
підрахуйте швидкодію її виконання:

а) a₀ + b₀ + c₀ (І-НЕ);

б) a₀ + b₀ + c₀ (АБО-НЕ);     

в) a₁a₀ + b₁b₀ (виключне АБО);

г) a₁a₀ + b₁b₀ (дешифратор);

д) a₂a₁a₀ + b₂b₁b₀  (півсуматори);

е) a₂a₁a₀ + b₂b₁b₀  (повні однорозрядні суматори);

ж) a₂a₁a₀ – b₂b₁b₀  (повні однорозрядні суматори);

и) a₂a₁a₀ –  b₂b₁b₀  (чотирирозрядний суматор).

3. Спроектуйте на основі суматорів:

а) мажоритарні елементи: 1) на 5 входів, 2) на 9 входів;

б) порогові елементи: 1) 2 з 5, 2) 3 з 6, 3) 3 з 7, 4) 4 з 5,  5) 4 з 6, 6) 4 з 8, 7) 4 з 9, 8) 5 з 7, 9) 5 з 8, 10) 6 з 9.

Підрахуйте, скільки потрібно було б елементів І-НЕ для побудови такої схеми.

4. Спроектуйте на основі мультиплексорів:

а) мажоритарний елемент на 3 входи;

б) пороговий елемент 2 з 5;

в) компаратор рівності трирозрядних кодів;

г) півсуматор;

д) суматор;

е) компаратор дворозрядних чисел з функціями “рівно” та “більше”.

5. Реалізуйте цифровий компаратор:

а) 4-розрядних чисел на: 1) логічних елементах для двох основних функцій порівняння; 2) дешифраторі та мультиплексорі для функції рівності; 3) мультиплексорах для двох функцій порівняння; 4) АЛП для всіх функцій порівняння; 5) суматорах для всіх функцій порівняння;

б) 12-розрядних чисел для трьох функцій порівняння на основі: 1) 4‑розрядних компараторів; 2) 4-розрядних суматорів; 3) 4-розрядних АЛП.

ЛАБОРАТОРНЕ ЗАВДАННЯ

1. Дослідити типові арифметичні пристрої. 

1.1 Дослідити суматори: за принциповими електричними схемами (файл 6sum.bdf) та осцилограмами сигналів (6sum.vwf) півсуматора (схема 1) і однорозрядного повного суматора (схема 2) на логічних елементах І-АБО-НЕ скласти таблиці відповідності і рівняння вихідних функцій, виміряти затримку вихідних імпульсів. У звіті навести також умовне графічне позначення за ГОСТ таких ЦКП зі стислим поясненням принципу їх дії. Розглянути особливості побудови і перемикання типового багаторозрядного суматора (макрофункції за схемою 3) та суматора на мегафункції (схема 4).

1.2 Дослідити типовий арифметико-логічний пристрій (АЛП) на макрофункції серії 74 (схема 5) у режимах виконання арифметичної операції додавання (при М=0) та логічної операції кон’юнкції (при М=1).

1.3 Дослідити компаратори: за принциповими електричними схемами (файл 6comp.bdf) та осцилограмами сигналів (6 comp.vwf) однорозрядного компаратора (схема 1) на логічних елементах та типового багаторозрядного компаратора (макрофункції за схемою 2) скласти таблиці відповідності і рівняння вихідних функцій, виміряти затримку вихідних імпульсів. Розглянути особливості побудови і перемикання компаратора  на мегафункції (схема 3) та виконання функцій компаратора на основі багаторозрядного суматора (схема 4).

1.4 Ознайомитися зі стандартними арифметичними пристроями серії 74 (макрофункціями) та параметризованими мегафункціями (файл 6lіbr.bdf): суматорів і суматора-віднімача (Adder Macrofunctions, Parame-terized Adder/Subtractor Megafunction); АЛП (Arithmetic Logic Unit Macro-functions); помножувачів і подільника (Multiplier Macrofunctions, Parame-terized Multiplier Megafunction, Parameterized Divider Megafunction) та компараторів (Comparator Macrofunctions, Parameterized Comparator Mega-function). Розглянути функціональні прототипи, параметри, таблиці виконуваних функцій різновидів арифметичних пристроїв (достатньо по одному з кожної групи), пояснити призначення та особливості входів і виходів.

2. У текстовому редакторі створити проект нижнього рівня ієрархії як блоку для проекту верхнього рівня ієрархії

2.1 Задля наочності створити проект у графічному редакторі блоку суматора, призначеного для підсумовування кількості сигналів одиничного рівня на входах заданого варіанта порогового елементу:

 а) визначити ім’я проекту 6XXgr_sum і створити однойменний графічний файл блоку із включенням його до складу цього проекту;