Host (pci/usb) port. Over view. Host Port Selection. Configuration Spaces. PCI Configuration Space, страница 36

#define   PCI_Tx0CURCNTL     0x81C     /*  Tx0 DMA Current Count       Bits 15:0   */

#define   PCI_Tx0CURCNTH     0x81E     /*  Tx0 DMA Current Count       Bits 31:16  */

#define   PCI_Rx1BADDRL      0x820    /*  Rx1 DMA Base Address      Bits 15:0       */

#define   PCI_Rx1BADDRH      0x822    /*  Rx1 DMA Base Address      Bits 31:16      */

#define   PCI_Rx1CURADDRL    0x824    /*  Rx1 DMA Current Address   Bits 15:0       */

#define   PCI_Rx1CURADDRH    0x826    /*  Rx1 DMA Current Address   Bits 31:16      */ #define   PCI_Rx1BCNTL       0x828    /*  Rx1 DMA Base Count        Bits 15:0       */ #define   PCI_Rx1BCNTH       0x82A    /*  Rx1 DMA Base Count        Bits 31:16      */ #define   PCI_Rx1CURCNTL     0x82C    /*  Rx1 DMA Current Count     Bits 15:0       */

#define   PCI_Rx1CURCNTH     0x82E    /*  Rx1 DMA Current Count     Bits 31:16      */

#define   PCI_Tx1BADDRL      0x830     /*  Tx1 DMA Base Address        Bits 15:0     */

#define   PCI_Tx1BADDRH      0x832     /*  Tx1 DMA Base Address        Bits 31:16    */ #define   PCI_Tx1CURADDRL    0x834     /*  Tx1 DMA Current Address     Bits 15:0     */

#define   PCI_Tx1CURADDRh    0x836     /*  Tx1 DMA Current Address     Bits 31:16        */

#define   PCI_Tx1BCNTL       0x838     /*  Tx1 DMA Base Count          Bits 15:0      */

#define   PCI_Tx1BCNTH       0x83A     /*  Tx1 DMA Base Count          Bits 31:16     */

#define   PCI_Tx1CURCNTL     0x83C     /*  Tx1 DMA Current Count       Bits 15:0      */

#define   PCI_Tx1CURCNTH     0x83E     /*  Tx1 DMA Current Count       Bits 31:16     */

#define   PCI_Rx0IRQCNTL     0x840     /*  Rx0 DMA Interrupt Count      Bits 15:0     */ #define   PCI_Rx0IRQCNTH     0x842     /*  Rx0 DMA Interrupt Count      Bits 23:16    */ #define   PCI_Rx0IRQBCNTL    0x844     /*  Rx0 DMA Interrupt Base Count Bits 15:0     */ #define   PCI_Rx0IRQBCNTH    0x846     /*  Rx0 DMA Interrupt Base Count Bits 23:16    */

#define   PCI_Tx0IRQCNTL     0x848     /*  Tx0 DMA Interrupt Count      Bits 15:0     */ #define   PCI_Tx0IRQCNTH     0x84A     /*  Tx0 DMA Interrupt Count      Bits 23:16    */ #define   PCI_Tx0IRQBCNTL    0x84C     /*  Tx0 DMA Interrupt Base Count Bits 15:0     */ #define   PCI_Tx0IRQBCNTH    0x84E     /*  Tx0 DMA Interrupt Base Count Bits 23:16    */

#define   PCI_Rx1IRQCNTL     0x850     /*  Rx1 DMA Interrupt Count      Bits 15:0     */ #define   PCI_Rx1IRQCNTH     0x852     /*  Rx1 DMA Interrupt Count      Bits 23:16    */ #define   PCI_Rx1IRQBCNTL    0x854     /*  Rx1 DMA Interrupt Base Count Bits 15:0     */ #define   PCI_Rx1IRQBCNTH    0x856     /*  Rx1 DMA Interrupt Base Count Bits 23:16    */

#define   PCI_Tx1IRQCNTL     0x858     /*  Tx1 DMA Interrupt Count      Bits 15:0     */

#define   PCI_Tx1IRQCNTH     0x85A     /*  Tx1 DMA Interrupt Count      Bits 23:16    */

#define   PCI_Tx1IRQBCNTL    0x85C     /*  Tx1 DMA Interrupt Base Count Bits 15:0     */ #define   PCI_Tx1IRQBCNTH    0x85E     /*  Tx1 DMA Interrupt Base Count Bits 23:16    */

#define   PCI_Rx0CTL         0x860     /*  Rx0 DMA PCI Control/Status   */ #define   PCI_Tx0CTL         0x868     /*  Tx0 DMA PCI Control/Status   */ #define   PCI_Rx1CTL         0x870     /*  Rx1 DMA PCI Control/Status   */

#define   PCI_Tx1CTL         0x878     /*  Tx1 DMA PCI Control/Status   */

/******* PCI_Rx0-1CTL and PCI_Tx0-1CTL Bit definitions ******/

#define SGDEN    0   /* Scatter-gather DMA Enable */

#define LPEN     1   /* Loop Enable */

#define INTMODE1 3   /* Interrupt Mode1 */

#define INTMODE0 2   /* Interrupt Mode0 */

#define SGVL1    5   /* Current Scatter-gather DMA Valid 1 */

#define SGVL0    4   /* Current Scatter-gather DMA Valid 0 */

#define FLG      6   /* Flag Bit Set in Current Scatter-gather DMA */

#define EOL      7   /* EOL Bit Set in Current Scatter-gather DMA */