Автоматизированные системы контроля и управления РЭС, конспект лекций, страница 12

Рис.3.1.

БД - двунаправленный шинный формирователь.

- сигнал разрешения выбора модуля при программном обмене. Формируется дешифратором адреса. В DAC - разрешает обмен данными в режиме ПДП.

Схема декодирования ША (селектор адреса) имеет вид рис. 3.2.

Старшие разряды А5…А9 адресуют обращение к выбираемому модулю и сравниваются на компараторе СМР с кодом этого модуля, например 18Н (11000). Если код совпадает и присутствует сигнал AEN, то на выходе формируется низкий уровень, означающий разрешение дешифрации младших разрядов адреса, которая осуществляется с помощью ДШ2 - разряды ВА2…ВА4 и передачи данных через BD. Если AEN=0, то =1 и дешифрация адреса не производится, что соответствует режиму ПДП. Дешифрация разрядов А0, А1 обычно производится самим УВВ, также как и стробирование сигналов выбора устройств CS0…CS7 сигналами направления обмена .

Рис.3.2.

Общее число адресуемых устройств составляет 32 устройства ввода и 32 устройства вывода.

Для ДШ используется различные элементы, в том числе ПЗУ.

Формирование сигналов -I/O CS16 b I/O CH RDY (рис. 3.3):

Рис.3.3.

3.3.5. Структуры ИФ синхронного и асинхронного ввода/вывода данных

а) ИФ ввода данных (рис. 3.4).

Несколько портов В/В могут использовать общий многоразрядный регистр состояния.

Данная структура может использоваться как при синхронном вводе без опроса готовности данных (в этом случае RgStat не нужен), так и в асинхронном режиме (с квитированием данных). В этом случае возможен как программно-управляемый ввод по опросу готовности данных путем чтения регистра состояния RgStat, так и ввод данных по прерыванию или в режиме ПДП. В этом случае сигнал с выхода Q подается на линию запроса прерывания или ПДП системной магистрали. Скорость синхронного ввода данных определяется компьютером, скорость асинхронного - устройством.