Автоматизированные системы контроля и управления РЭС, конспект лекций, страница 11

3) SYSCLC (System Clock - системный такт) - сигнал системного тактового генератора. Частота - 8МГц независимо от тактовой частоты процессора.

4. Линии питания:

+5В(4,5А); -5В(1,5А); +12В(1,5А); -12В(1,5А). Здесь указаны максимальные токи потребления платами расширения при мощности источника питания 200 Вт.

3.2. Распределение адресов УВВ ISA

Число адресуемых устройств для СМ ISA составляет 1024.

Адресное пространство В/В (0…3FF) компьютера распределяется между его внутренними устройствами (контроллеры ПДП, прерываний, накопители, программируемый таймер, контроллер клавиатуры, порты, адаптеры) и внешними устройствами (платы расширения или прототипные платы).

В соответствии с принятым распределением пользователям выделены адреса УВВ (300…31F) - 16-ричная система. Возможно применение и других свободных адресов, если это необходимо (100Н, 200Н).

3.3. Способы и средства сопряжения устройств с СМ ISA

3.3.1. Средства обеспечения В/В данных по СМ ISA

Обмен данными с УВВ по СМ ISA обеспечивается с помощью:

Þ   аппаратных ИФ-х средств сопрягаемого устройства;

Þ   системных средств управления В/В компьютера;

Þ   ПО В/В (программных драйверов устройств).

3.3.2. Способы ввода/вывода:

Синхронный; асинхронный; программно-управляемый; по прерыванию; ПДП.

3.3.3. Основные элементы аппаратных ИФ-х средств и их интерфейсные функции

К ним относятся:

1. Порты или регистры данных.

2. Буферные ЗУ данных (типа FIFO и LIFO).

3. Регистры (порты) состояния устройств.

4. Регистры (порты) управления устройств.

5. Формирователи запросов прерывания и ПДП и сигнала готовности устройства.

6. Адресные селекторы или ДШ ША ПК (декодеры).

7. Средства буферизации шин.

3.3.4. Буферизация и декодирование шин

Буферизация осуществляется для повышения нагрузочной способности СМ с помощью ШФ, логических элементов с повышенной нагрузочной способностью, элементов с открытым коллектором.

Схема буферизации СМ имеет следующий вид (рис. 3.1):