Детальный проект конвейерного RISC процессора (Глава 4 "Основы конвейеризации"), страница 11

Рисунок 4.11 Иллюстрация леммы 4.3. В текущем цикле I_i на этапе k.

машину вокруг экватора (так, что этап kбудет восточней этапа k + 1 mod 5). Теперь вообразите, что мы выполняем одну команду в день и что мы синхронизируем этапы конвейера с dateline, т.е., границей между сегодня и вчера. Тогда лемма заявляет, что к востоку от dateline мы уже имеем сегодняшние данные, а к западу от dateline мы все еще имеем вчерашние.

Пусть I(4, T) = i, тогда I(0, Т + 1) = i+ 1, и dateline лемма применима для всех R

R^T+1 = R_(i+1)-1 = R_i.

4.3    Конвейеризация как трансформация

Двумя очень простыми изменениями мы трансформируем подготовленную последовательную машину DLX_σиз предыдущего раздела в конвейерную машину DLX_π :

1. Регистр DPC, т.е., задержанный PC, отвергнут. Память команд IMтеперь напрямую адресуется PC'. При сбросе, память команд адресуется по адресу 0 и PC' инициализируется значением 4. Это показано на рисунке 4.12. Регистр PC' все еще синхронизируется

PCce \/ reset.

2. Используется механизм останова на рисунке 4.13. Для всех i, сигнал ue разрешает обновление регистров и ячеек RAM в out(i). Обновление памяти данных DM разрешается теперь

full₃ /\.

Рисунок 4.12  Окружение PC конструкции DLX_π , осуществляющее задержку PC

Рисунок 4.13 Механизм останова DLX_π

При сбросе, сигналы ue[4 : 0] инициализируются 00001. Когда подсчитываются только такты Т с неактивным сигналом busy, сигналы разрешения обновления ueстановятся активными в последовательности, показанной в таблице 4.11. Обратите внимание, мы теперь принимаем, что сигнал сброса будет активным в течении цикла Т = 0.

4.3.1    Корректность

Мы хотим показать, что согласно некоторым гипотезам конвейерная машина DLX_πмоделирует подготовленную последовательную машину DLX_σ . Мы должны

Таблица 4.11 Активация сигналов разрешения обновления ue[4 : 0] после сброса