Каждая линия ШФ АП16 содержит 2 логические схемы И (Б) с 3
состояниями. ДВ1-ДВ4 – линии, используемые для интерфейса ШФ со схемами,
совместимыми с ТТЛ. ДI1-ДI4 и
ДО1-ДО4 ШФ являются раздельными с целью получения максимальной гибкости при
использовании данной схемы. Они могут быть соединены, например, при
использовании ШФ с двунаправленной шиной МП К580. Вход CS
управляет выборкой кристалла, при CS=0 происходит
выборка ШФ и в зависимости от управляющего сигнала DIEN определяется направление передачи информации. При
=1 содержимое линий ДI1-ДI4 передается на линии ДВ1-ДВ4, а при =0
содержимое линий ДВ1-ДВ4 передается на линии ДО1-ДО4.
Вычислительная часть УЧПУ.
Для построения МПных УЧПУ используют элементы МПК: блоки памяти, стандартные и специализированные блоки связи с внешними устройствами, средства межпроцессорного обмена. Ядром УЧПУ является один или несколько вычислителей.
Типичная структурная схема вычислителя отражает магистрально-модульный принцип организации МП устройств и систем. Межмодульные связи и обмен информацией между модулями осуществляется с помощью разделяемых шин, к которым имеют доступ все модули.
Модуль памяти.
Модуль памяти представляет собой интерфейс и набор МС памяти. Заданный размер памяти и тип используемых МС полностью определяют общую организацию массива МС памяти.
Так как модулей памяти может быть несколько, адресация памяти включает не только адресацию слов, но и выбор нужного модуля. При этом необходима какая-то система дешифрации номера модуля. Различают 3 варианта модульных ЗУ:
1) с централизованной дешифрацией (выборка БИС ЗУ в модуле осуществляется центральным блоком управления);
2) децентрализованной дешифрацией (в каждом модуле имеется свой дешифратор, обеспечивающий выборку нужной МС дешифрацией старших разрядов кода адреса);
3) организация модульного ЗУ предусматривает выбор модуля специальным сигналом, подаваемым на схему управления модулем ЗУ).
Интерфейс ввода-вывода.
Интерфейсы ввода-вывода имеют набор регистров, которые называют порты ввода-вывода, через которые МП и память взаимодействуют с ВУ. Порты предназначены для буферизации данных, хранении информации о состоянии устройства и интерфейса, приема приказов от МП, управляющих действиями интерфейса и устройства. Взаимодействие вычислителя с внешним миром осуществляется через порты ввода-вывода интерфейса.
В одних вычислителях адреса памяти и портов принадлежат единому адресному пространству, и команды обращения к памяти и портам ввода-вывода аналогичны. В других вычислителях организованы два адресных пространства: памяти и ввода-вывода, причем сигналы на соответствующих линиях шины управления указывают, к какому адресному пространству относится адрес на шине. В этом случае для взаимодействия с портами ввода-вывода предусматривают специальные команды для того, чтобы они инициировали правильные сигналы управления.
Последовательный интерфейс ввода-вывода.
Регистр состояния содержит информацию о состоянии текущей передачи, например об ошибках, а регистр управления указывает на режим работы интерфейса (ввод, вывод). Буферный регистр входных данных принимает из регистра сдвига накопленный параллельный код, поступающий к регистру сдвига входных данных в последовательном коде. Буферный регистр выходных данных - с параллельным входом и последовательным выходом. Ввод осуществляется путем сдвига данных на последовательную выходную линию.
Параллельный интерфейс ввода-вывода.
При вводе данные помещаются на ШД, затем устанавливается признак готовности входных данных. Интерфейс загружает данные в буфер входных данных и выставляет подтверждение входных данных. После получения подтверждения устройство ввода-вывода снимает сигналы данных и готовности. Далее интерфейс устанавливает бит состояния готовности и возможно посылает сигнал прерывания. После приема данных процессором состояние готовности сбрасывается, а линии данных интерфейса переходят в состояние высокого внутреннего сопротивления. При выводе интерфейс устанавливает бит состояния готовности и возможно формирует запрос прерывания, когда буфер выходных данных освобождается. После вывода данных процессором состояние готовности сбрасывается, а данные помещаются на шину выходных данных. Одновременно выставляется сигнал готовности выходных данных для устройства ввода-вывода. Когда устройство готово принять данные, оно загружает их в регистр, а затем возвращает подтверждение. Затем интерфейс снимает сигнал готовности выходных данных и вновь устанавливает бит состояния готовности.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.