Микросхема КР1533КП15 содержит полный двоичный дешифратор для выбора одного из восьми источников данных (входы D0-D7), входы управления выбором данных S0-S2, а также два выхода с тремя состояниями (прямой — Q, инверсный — #Q).
Если на вход разрешения выходных данных #EZ подать напряжение высокого уровня, выходы перейдут в Z-состояние. Когда на входе #EZ напряжение низкого уровня, данным разрешены оба выхода (Q и #Q). Наличие выходов с Z-состояниями позволяет применять микросхему в системах в системах с шинной организацией обмена данных
Условное графическое изображение проектируемого узла в виде иерархического символа представлено на рис. 2.
Рис. 2. Условное графическое изображение проектируемого узла в виде иерархического символа.
Принципиальная схема замещения проектируемого узла представлена на рис. 3
.
Рис. 3. Принципиальная схема замещения проектируемого узла.
Все элементы данной схемы имеют реальные прототипы, за исключением элементов DELAY_ELEM и DELAY_ELEM2 — это абстрактные элементы задержки, не имеющие реальных аналогов, они используются для приведения задержек распространения сигналов к реальным. Макромодели всех элементов данной схемы представлены в приложении 1.
* G:\MSim_8\Projects\kr\verif3.sch *файл схемы верификации
* Schematics Version 8.0 - July 1997
* Thu Dec 01 10:34:29 2005
** Analysis setup **
.tran 20ns 3000ns *шаг и длительность диаграммы
.OPTIONS DIGMNTYMX=3
.STMLIB "G:\MSim_8\Projects\kr\verif3.stl" *файл описания внешних воздействий
* From [SCHEMATICS NETLIST] section of msim.ini:
.lib "G:\MSim_8\Projects\kr\kr_lib.lib" *библиотека моделей элементов
.lib "nom.lib"
.INC "verif3.net"
.INC "verif3.als"
.probe
.END
Рис 4. Содержимое файла verif3.cir
* Schematics Netlist *
*описание стимулов
U_DSTM9 STIM(1,0) $G_DPWR $G_DGND S0 IO_STM STIMULUS=S0
U_DSTM10 STIM(1,0) $G_DPWR $G_DGND S1 IO_STM STIMULUS=S1
U_DSTM11 STIM(1,0) $G_DPWR $G_DGND S2 IO_STM STIMULUS=S2
U_DSTM12 STIM(1,0) $G_DPWR $G_DGND EZ IO_STM STIMULUS=E
U_DSTM1 STIM(1,0) $G_DPWR $G_DGND D0 IO_STM STIMULUS=D0
U_DSTM2 STIM(1,0) $G_DPWR $G_DGND D1 IO_STM STIMULUS=D1
U_DSTM3 STIM(1,0) $G_DPWR $G_DGND D2 IO_STM STIMULUS=D2
U_DSTM4 STIM(1,0) $G_DPWR $G_DGND D3 IO_STM STIMULUS=D3
U_DSTM5 STIM(1,0) $G_DPWR $G_DGND D4 IO_STM STIMULUS=D4
U_DSTM6 STIM(1,0) $G_DPWR $G_DGND D5 IO_STM STIMULUS=D5
U_DSTM7 STIM(1,0) $G_DPWR $G_DGND D6 IO_STM STIMULUS=D6
U_DSTM8 STIM(1,0) $G_DPWR $G_DGND D7 IO_STM STIMULUS=D7
*описание элементов схемы с указанием позиционных обозначений
X_DD12_DD2 E_G S0_Gbar S2_G S1_G D6 $D_HI $D_HI $D_HI $N_0004 $G_DPWR
+ $G_DGND K555LA2 PARAMS:
+ IO_LEVEL=0 MNTYMXDLY=0
X_DD12_DD4 E_G S0_Gbar S2_G S1_Gbar D4 $D_HI $D_HI $D_HI $N_0008
+ $G_DPWR $G_DGND K555LA2 PARAMS:
+ IO_LEVEL=0 MNTYMXDLY=0
X_DD12_DD10 E_G S0_Gbar S1_G S2_Gbar D2 $D_HI $D_HI $D_HI $N_0012
+ $G_DPWR $G_DGND K555LA2 PARAMS:
+ IO_LEVEL=0 MNTYMXDLY=0
X_DD12_DD12 E_G S0_Gbar S1_Gbar S2_Gbar D0 $D_HI $D_HI $D_HI $N_0016
+ $G_DPWR $G_DGND K555LA2 PARAMS:
+ IO_LEVEL=0 MNTYMXDLY=0
X_DD12_DD13_1 $N_0017 S2_Gbar $G_DPWR $G_DGND K555LN1 PARAMS:
+ IO_LEVEL=0 MNTYMXDLY=0
X_DD12_DD17_1 S2_Gbar S2_G $G_DPWR $G_DGND K555LN1 PARAMS:
+ IO_LEVEL=0 MNTYMXDLY=0
X_DD12_DD14_1 $N_0018 S1_Gbar $G_DPWR $G_DGND K555LN1 PARAMS:
+ IO_LEVEL=0 MNTYMXDLY=0
X_DD12_DD18_1 S1_Gbar S1_G $G_DPWR $G_DGND K555LN1 PARAMS:
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.