Тригери, тригерні схеми (RS-тригери. Загальна характеристика тригерних схем. D-тригери. JK-тригери. Т- та ТV-тригери), страница 9

Тригери ТV, окрім лічильного Т-входу, мають ще й другий – керуючий – вхід для забезпечення дозволу прийому інформації. Рівняння ТV-тригера має вигляд:

.

(4.15)

Цей тригер також легко може бути одержаний з JK-тригерів (рис. 4.34).

В першому випадку (рис. 4.34, а) маємо асинхронний Т-тригер, в другому (рис. 4.34, б) – синхронний.

Прикладом реалізації Т-тригера на основі синхронного RS-тригера є схема, що представлена на рис. 4.35, а.

З приведених прикладів видно, що достатньо мати будь-який один тип тригерів, щоб на його основі можна було створювати тригери інших типів. Здебільшого такі перетворення витікають з порівняння алгоритмів роботи тригерів. Як приклад, використовуючи алгоритм роботи RS-тригера:

   і  

і підставивши   і , отримаємо відому формулу:

,

тобто JK-тригер може бути побудований на основі RS-тригера. Схема такого тригера приведена на рис. 4.35, б.

Таким же шляхом може бути побудований JK-тригер на основі D-тригера. Якщо прийняти, що:

,

то отримаємо схему з D-тригером, що приведена на рис. 4.35, в.

Схеми взаємних перетворень тригерів, що приведених на рис. 4.33 і 4.35, розкривають велику гнучкість і широкі можливості різноманітних тригерних схем. Приведені в таблиці різні типи тригерних схем в популярних серіях ІС розкривають широкі можливості побудови складних цифрових схем з урахуванням вхідної логіки тригерів.

4.6. Несиметричні тригери


В цифрових пристроях широко використовується ще один тип тригерів, які називаються несиметричними, або тригерами Шмідта. Ці схеми теж мають два стійкі стани, зміна яких проходить під дією вхідних сигналів. Виготовляються  вони так, що при відсутності вхідного сигналу рівень вихідної напруги конкретно визначений як високий або низький. Характерною властивістю несиметричних тригерів є те, що вхід або входи мають різні порогові рівні сигналу, при якому тригер змінює свій стан під час наростання сигналу або його зменшення.

 На рис. 4.36 зображені: умовне графічне зображення несиметричного тригера (рис. 4.36, а), передаточні характеристики UВИХ (UВХ), без інверсії вихідного сигналу (рис. 4.36, б) та з інверсією (рис. 4.36, в), а також часові діаграми, пояснюючі особливості його роботи.

Наявність різних порогових рівнів, при яких проходить зміна станів тригера, називається гістерезисом. Різниця між верхнім UПВ та нижнім UПН пороговими рівнями  називається шириною гістерезисної петлі. Цей параметр визначає чутливість тригера до зміни вхідних сигналів. Чим менша величина , тим більш чутливим є тригер.

В практичній схемотехніці виготовляють несиметричні тригери багатовходовими з розширенням по І, а також з інверсією вхідного сигналу. Наприклад, мікросхема ТТЛ КР1533ТЛ1 (аналоги провідних західних фірм-виробників – 7413PC, CDB413E, DM7413N, MB413, MC7413N, N7413N, SN7413N, TL7413N) в своєму корпусі має два тригери Шмідта з чотиривходовим елементом І на вході та інверсією по виходу, тобто реалізує функцію 2(4І-НІ). Мікросхема КМДН КР1564ТЛ2 (функціональні аналоги провідних західних фірм-виробників – 54AC14CA, 54LVQ14DM, CD54AC14/3AF, M54HC14F1, MC54HC14AJ, MM54HC14J, SN54AC14FK, SN54AC14J; 74AC14DC, 74HC14D, 74LCX14M, 74LV14D, 74LVQ14SC, 74LVX14M, 74VHC14M, HD74HC14, HD74HC14FP, HD74LV14RP, HD74LVC14RP, М74НС14, M74HC14B1N, MC74HC14AN, MM74HC14J, MN74HC14, MN74HC14S, MSM74HC14, РС74НС14Р, SN74AC14D, SN74AC14DB, SN74HC14D, SN74HC14DB, SN74LV14D, Т74НС14, TC74HC14AF, ТС74НС14АР, TD74HC14) – 6 тригерів Шмідта-інверторів. Несиметричні тригери широко використовуються як порогові елементи для форму­вання прямокутних імпульсів з сигналів довільної форми. Вони мають високу перешкодостійкість, стандартизований поріг перемикання і високу точність роботи у випадках, коли швидкість зміни вхідного сигналу невисока.

В тих випадках, коли виникає необхідність відійти від стандартизованих рівнів, несиметричний тригер може бути виготовлений на базі інверторних мікросхем (рис. 4.37).

Робота такого тригера легко пояснюється на прикладі використання КМДН інтегральних схем, для яких можна прийняти достатньо фіксованими наступні пара­метри:

·  вхідний опір Rвх;

·  пороговий рівень спрацьовування мікросхеми:

.

При наростанні вхідної напруги від 0 до UП рівень напруги на вході DD1 еквівалентний логічному 0. Відповідно, і рівень напруги на виході DD2 також дорівнює 0. Тригер спрацює у випадку, якщо виконається співвідношення:

,

(4.16)

звідки знаходимо:

.

(4.17)

При наявності напруги +Eж на виході співвідношення для зворотнього спрацьовування тригера має вигляд:

.

(4.18)

Використання цих формул дозволяє вибрати нижній та верхній пороги роботи несиметричного тригера.

Приклад 4.8. Визначити співвідношення між резисторами R1 та R2 (див. рис. 4.37) при наступних вихідних даних: Еж = 5 В; Uвх1 = 4 В; Uвх0 = 1 В.

Розв’язання. Користуючись формулами (4.3) і (4.4), складаємо систему рівнянь:

  ;                            .

З кожного з них маємо: .

4.7. Синхронізація в цифрових схемах

4.7.1. Способи синхронізації та особливості їх використання

З підвищенням складності цифрових схем поява місцевих та загальних зв’язків в них призводить до того, що аналізувати і враховувати гонки в таких схемах стає практично неможливо. Радикальним вирішенням проблеми гонок є синхронізація. В практиці побудови систем синхронізації використовуються однофазна і багатофазна синхронізація, одночастотна і багаточастотна.

Розгляд систем синхронізації почнемо з двофазної системи, коли всі схеми синхронізуються двома послідовностями імпульсів C1 та C2 однієї частоти  та одного фазового зсуву TФ. Тривалість імпульсів двох послідовностей однакова і дорівнює Ті. Для симетричної двофазної синхронізації . Для несиметричної .