Тригери, тригерні схеми (RS-тригери. Загальна характеристика тригерних схем. D-тригери. JK-тригери. Т- та ТV-тригери), страница 3

Особливість схемотехніки тригерних схем, порівняно з комбінаційною схемотехнікою, полягає в тому, що їх виходи з’єднані з входами. Ця ситуація часто вимагає застосування допоміжних заходів для протидії електричним перешкодам U_П, що виникають на виходах схем. Виникнувши на лініях зв’язку і на відповідних входах тригера, перешкода може викликати зміну його стану. Таким чином, тригер може перетворювати випадкові перешкоди в постійно діючий сигнал. Для виключення подібної ситуації виходи тригера підключаються  до навантаження або лінії зв’язку через буферні елементи, а для підвищення швидкодії цих елементів їх з’єднують також за схемою тригера (рис. 4.11).

В такій схемі на входах буферних елементів DD3, DD4 постійно діє один з потенцій­них сигналів з виходів DD1, DD2. Тому, якщо навіть імпульсна перешкода U_П і призведе до тимчасової зміни станів DD3, DD4, то після її зникнення вхідний сигнал поверне мікросхеми до початкового стану.

Незважаючи на простоту, RS-тригери в чистому вигляді не використовуються для збе­реження даних в системах обробки інформації, адже для запису інформації необхідно мати дві послідовності сигналів: спочатку подавати R-сигнали для переведення тригера до нульового стану, а потім інформаційний та синхронізу­ючий – для запису даних.

Вхідні сигнали в залежності від призначення поділяють на: інформаційні, дозволяючі, командні або синхронізуючі.

Відповідно до типів сигналів, поділяють і входи складних схем тригерів, які познача­ють літерами абетки згідно з Табл. 4.6.

Через те, що функціональні властивості тригера залежать від вхідної логіки, назви інформа­ційних входів переносяться на всю схему. Тому, крім RS-тригерів, широке ви­користання знаходять D-, DV-, JK-, T-, TV-тригери, особливості яких розглядаються нижче.

Табл. 4.6

Незалежно від функціональних властивостей, всі тригери за способом введення ін­формації поділяють на дві групи – асинхронні та синхронні.

Асинхронні тригери, подібно до розгля­нутого вище RS-тригера, змінюють свій стан безпосередньо після зміни інформаційних сигналів.

Для спрацювання синхронних тригерів наявності інформаційних сигналів недостат­ньо. Допоміжно необхідна ще наявність синхроімпульсу (тактового імпульсу) на спеціаль­ному тактовому С-вході (рис. 4.12, а). Тактові імпульси створюються за допомогою тактових генерато­рів і використовуються всією цифровою схемою. В синхронних схемах інформаційні сигнали (тобто дані, що записуються в тригер) готуються і подаються на входи раніше, ніж синхросигнали (рис. 4.12, б). В цьому плані для тригерів характерними є відповідні часові співвідношення, які необхідно витримувати для надійного запису інформації.

В довідковій літературі на будь-який тригер даються два параметри:

·  час затримки розповсюдження сигналу на вмикання t_{З 01} ;

·  час затримки розповсюдження сигналу на вимикання t_{З 10} .

Інтервали t_{З 01} і t_{З 10} – це мінімальні інтервали часу, що визначають мінімальну тривалість вхідних імпульсів, які повинні подаватися на тригер.

При наявності окремих інформаційних входів і входів синхронізації задаються часові параметри окремо для асинхронних входів установки  і збросу  і окремо по входу синхронізації С. Час затримки по входах J, K, D не задається, оскільки вважається, що інформація на них повинна бути попередньо підготовлена.

Для синхронних тригерів часові інтервали характеризуються ще двома параметрами, які є характерними не тільки для тригерних схем.

Перший з них – час підготовки t_П (в англомовній літературі – Setup time, позначається як t_SU). Це мінімальний інтервал часу, протягом якого інформаційний сигнал на вході тригера повинен залишатися незмінним до подачі синхросигналу. За цей час всі перехідні процеси установлення інформаційного сигналу повинні завершитися.

Другий часовий параметр – час затримки (підтримки) t_З (в англомовній літературі – Hold time, t_H). Це мінімальний інтервал часу з моменту подачі синхросигналу, протягом якого інформаційний сигнал повинен залишатися незмінним. Цей інтервал часу тісно пов’язаний з вищезгаданими інтервалами часу t_{З 01} і t_{З 10}, оскільки необхідно, щоб виконувалися наступні нерівності:

tЗ > tЗ 01;       tЗ > tЗ 01 .

(4.5)

В окремих випадках в синхронних цифрових схемах використовуються дві зміщені в часі послідовності синхро­імпульсів.

На рис. 4.12, а наведена одна з найпростіших схем синхронного RS-тригера, виконаного на логічних елементах 2I-НІ (наприклад, з використанням однієї мікросхеми 4(2І-НІ) К1533ЛАЗ (відповідні аналоги провідних західних фірм-виробників – 7400PC, CDB400E, D100D, MH7400, SN7400N)). Вузол синхронізації зібраний на елементах DD1, DD2. При відсутності синхронізуючого сигналу (С= 0) тригер відключається від R-, S- входів і знаходиться в режимі збереження інформації. При С= 1 схема стає звичайним асинхронним RS-тригером, і зміна інформації на R-, S- входах викликатиме зміну його стану.

В [Пух.] та ряді інших джерел такі тригери називаються R-S-L тригерами, де L = C. Цей вхід використовується для забезпечення завантаження тригера (L – Load). Алгоритм його роботи:

;   .

Друга умова визначає, що   подавати заборонено. Схема тригера відповідає рис. 4.12, а.

RS-тригер є здебільшого лише елементом пам’яті для різних типів тригерних систем. Головна ж роль у формуванні властивостей системи належить схемі керування, яка перетворює вхідні сигнали х₀ … х_n, С₀ … С_n в сигнали керування елементом пам’яті.