За фронтом С-сигналу (моменти t3 та t8) в залежності від рівня D-входу відкривається один з елементів DD1 або DD2, щоб записати в елемент пам’яті відповідні дані. Мікросхеми DD3 та DD4, які керуються D-сигналом, своїми рівнями готують DD1 або DD2 для того, щоб він відкрився за фронтом С-імпульсу.
Наведена схема дозволяє для своїх елементів будь-які співвідношення затримок. Це можна побачити з часової діаграми, яка показує, що всі елементи перемикаються один за одним. В схемі відсутні паралельні шляхи, на яких можливі гонки.
Час підготовки tП, протягом якого сигнал на вході D не повинен змінюватись, визначається часом стану невизначеності на всіх входах логічних елементів DD1, DD2. Найдовшим є інтервал перемикання ЛЕ DD4-DD3 (інтервал часу А, рис. 4.20, б). Час затримки, протягом якого після фронту С-сигналу рівень D не повинен змінюватись, визначається часом, необхідним для того, щоб DD1 заблокував вхід DD2 або щоб DD2 заблокував вхід DD4 (момент часу В після моментів t3, t8). Це найбільш песимістична оцінка при умові, що у елементів нормовані лише максимальні значення затримок. Якщо ж забезпечується стан, при якому затримка логічного елементу DD2 ніколи не перевершує затримки елемента DD4, то час затримки перетворюється на 0.
Приклад 4.5. Дати пояснення особливості роботи D-тригера
К561ТМ2 (аналоги західних
фірм-виробників – 4013BDM, BU4013B, CD4013AD, GD4013BDC, HCC4013BF, HCF4013BE,
HD14013B, HEC4013BDB, HEF4013B, LC4013B, M4013BP, MB84013BP, MBH4013,
MC14013BAL, MN4013B, MSM4013B, NJU4013B, SCL4013B, TC4013BF, V4013D) за допомогою таблиці станів (Табл. 4.9).
Розв’язання. Виходячи з перших двох рядків таблиці, бачимо, що маємо справу з динамічним тригером, який в синхронному режимі за фронтом синхроімпульсу забезпечує запис інформації з D-входу.
 |
Приклад 4.6. На рис. 4.21 приведене умовне зображення D-тригера К561ТМ2. Зробити необхідні з’єднання в схемі для забезпечення роботи в режимі синхронного D-тригера і привести відповідні часові діаграми.
Розв’язання. Входи S і R необхідно приєднати до загальної шини (заземлити). Часові діаграми для виходу Q не потребують допоміжних пояснень.
Прикладом шестиелементного D-тригера є мікросхема К1533ТМ2 (аналоги провідних західних фірм-виробників – 7474PC, CDB474E, SN7474N).
Динамічні D-тригери будуються на основі
використання двох статичних D-тригерів (рис. 4.22). При С = 0 тригер
DD1 відкритий по відношенню до D-входу, тому D-сигнал
перезаписується на Q1. При зміні стану синхровходу з 0
в 1 вихід DD3 через інтервал затримки tЗ(DD3)
інвертується в нульовий стан, і тригер DD1 стає непрозорим по відношенню до D-входу.
В той же час, через інтервал затримки tЗ(DD4) інформація з Q1
перезаписується на вихід Q2.
Для забезпечення роботи тригера за спадом
синхросигналу необхідно зі схеми, приведеної на рис. 4.22, вилучити інвертор
DD3.
Динамічні D-тригери знаходять широке використання в пристроях з послідовною передачею інформації з затримкою на такт, а також в пристроях формування імпульсів синхронізації, в пристроях визначення різниці близьких частот.
На рис. 4.23 приведена схема пристрою, призначеного для формування імпульсу синхронізації. Розглянемо його роботу.
Спочатку обидва тригери знаходяться в стані, при якому Q1 = Q2 = 0, а D1 = 1 постійно. Як тільки на вхід C1 буде поданий синхросигнал, то за його фронтом на виході Q1 з’явиться сигнал логічної одиниці, який прикладається до входу D тригера DD2. За фронтом найближчого імпульсу послідовності СТ вихід тригера DD2 встановиться в одиничний стан, а тригер DD1 за сигналом, що подається на вхід R, перейде в початковий стан. Повторний тактовий імпульс послідовності СТ встановить тригер DD2 в нульовий стан. Тривалість імпульсу на виході другого тригера буде рівною тривалості періоду тактової послідовності СТ, а на виході ЛЕ DD3 з’явиться один тактовий сигнал.
Такий пристрій знаходить використання в цифрових приладах для вимірювання частоти для формування вимірювального інтервалу. На вхід СТ в такому випадку подається зразкова частота, а до входу C1 прикладається імпульс запуску чергового циклу вимірювання. Тривалість імпульсу, що отримується на виході DD2, буде тим вимірювальним інтервалом, який заповнюватиметься імпульсами еталонної частоти, а на виході DD3 буде отримуватись підраховувана кількість імпульсів еталонної частоти.
Прикладом пристрою, використовуваного для віднімання
двох частот, може служити синхронний D-тригер, на входи D- і C-
якого подаються послідовності імпульсів, частоти яких відрізняються на 30-40%.
Якщо імпульси сформовані у вигляді меандрів (
),
то внаслідок поступової зміни фазового здвигу між імпульсними послідовностями
фронти імпульсів, що подаються на вхід С, співпадатимуть то з
позитивними півперіодами послідовності, що подається на вхід D, то з
нульовими. Як наслідок, частота імпульсів на прямому виході Q тригера
визначатиметься як модуль різниці частот двох порівнюваних послідовностей.
Табл. 4.10
Приклади D-тригерів
4.4. JK-тригери
Цей тип тригерів за логікою роботи подібний до
RS-тригерів, але, на відміну від них, не має невизначених переходів.
Скорочена таблиця станів (Табл. 4.11) пояснює наведену різницю, якщо прийняти, що S-вхід відповідає J-входу, а R-вхід – відповідно, К-.
З таблиці витікає, що поява комбінації J = К = 1 в кожному такті призводить до зміни стану тригера на протилежний.
На відміну від RS-тригерів, схеми JK-тригерів
виготовляються тільки синхронними.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.