Тригери, тригерні схеми (RS-тригери. Загальна характеристика тригерних схем. D-тригери. JK-тригери. Т- та ТV-тригери), страница 2

Приклад 4.1. Побудувати таблицю станів для асинхронного RS-тригера, виготовленого на логічних елементах 2І-НІ, а також часові діаграми сигналів на входах і виходах при різних їх співвідношеннях.

Розв’язання. Таблиця станів будується або на основі Табл. 4.2, або на основі логічних рівнянь (4.2) і має вигляд Табл. 4.3. Високі рівні вхідних сигналів не змінюють стану тригера, а низькі є забороненими для тригера, виготовленого на логічних елементах 2І-НІ. Установка (запис інформації) забезпечується низьким рівнем по входу , а обнуління – відповідно, низьким рівнем по входу . Часові діаграми, що пояснюють роботу тригера, приведені на рис. 4.7.

Зміна станів тригерних схем при подачі різних послідовностей вхідних сигналів зображується за допомогою графа переходів.

Розглянемо детальніше особливості побудови графа переходів тригера. Виходячи з таблиці станів, можемо розглядати тригер як пристрій з одним виходом Q (Q_n+1), оскільки другий вихід  () є лише інверсією першого. Вихід Qможе приймати два значення. Позначимо їх q₀ = 0 і q₁ = 1 як дві вершини графа. Вектор впливаючих сигналів позначимо буквою ρ. Він може приймати, в відповідності до Табл. 4.2, значення , , . Вектор  не може змінювати стани тригера. Таку особливість його на граф-схемі (рис. 4.8, а) зобразимо у вигляді дуги, що виходить з вершин і замикається на них. Вектор  переводить тригер у стан q₁ = 1 і на граф-схемі зображується в вигляді дуги, що виходить з вершини q₀ і закінчується в q₁. Якщо тригер знаходиться в стані q₁, то впливаючий сигнал  не змінить стану тригера. На граф-схемі це дуга, що замикається на стані q₁. Аналогічно, впливаючий сигнал  переводить тригер зі стану q₁ в q₀, а в стані q₀ не впливає на нього. Оскільки перехід з q₁ в q₁ забезпечується двома сигналами з однаковим результатом, то поєднаємо його як:

.

(4.3)

Аналогічно маємо:

.

(4.4)

В результаті граф-схема RS-тригера прийме вигляд (рис. 4.8, б).

Графи переходів повністю відповідають часовим діаграмам, що описують роботу тригера в часі. Але часові діаграми дають більш детальну характеристику перехідним процесам в схемі. На рис. 4.9 наведені часові діаграми роботи тригера, схему якого зображено на рис. 4.3, а.

Елементи тригера перемикаються послідовно. Запуск тригера відбувається за фронтом вхідного сигналу  в момент часу, коли рівень  досягне порогового рівня спрацювання логічного елемента DD2. Вихідний стан =1 DD2 змінюється, і в момент часу, коли потенційний рівень спаду сигналу  зменшиться до рівня порогової напруги логічного елемента DD1, починає перемикатись логічний елемент DD1. На рис. 4.9 послідовність перемикання показана стрілками.

Інтервал часу перемикання визначається з моменту t₁ початку дії сигналу  до моменту t₂ – завершення перемикання логічного елемента DD1. Цей інтервал часу t_З, що зветься часом затримки на перемикання, дає можливість оцінити мінімальну тривалість вхідних сигналів, при якій гарантовано будуть змінюватися стани тригера.

З опису процесу перемикання витікає, що t_З тригера визначається сумою часових затримок двох базових логічних елементів, на яких він виготовлений.

В довідковій літературі для кожного тригера приводиться таблиця станів, аналіз якої дозволяє визначити всі режими роботи пристрою.

Приклад 4.2. Пояснити особливості роботи RS-тригера К564ТР2 (аналоги провідних західних фірм-виробників – 4043BDC, 4043BFM, CD4043AD, GD4043BC, HCC4043BD, HCF4043BC1, HD14043B, HEF4043B, M4043BP, MC14043BAL, MN4043B, MSM4043B, SCB4043B, TC4043BP), таблиця станів якого додається (Табл. 4.4).

Розв’язання. В мікросхемі К564ТР2 дозволяючий вхід V повинен мати високий рівень потенціалу для забезпечення робочого режиму схеми. При V = 0 вихід Qпереходить в високоомний стан. Тригер виготовлений з використанням логічних елементів 2АБО-НІ і має лише один прямий вихід, оскільки при S_n = R_n = V = 1 значення Q_n+1 = 1 перебуває в незабороненому стані. При наявності двох виходів сигнали на їх виходах були б однаковими, що оцінювалося б як невизначеність.

RS-тригери в багатьох випадках використовуються як самостійні вироби в тих ситуаціях, коли одним сигналом необхідно встановити якусь умову, а іншим, за необхідністю, її зняти. Таке використання передбачається в контролерах і мікроконтролерах в регістрах ознак. Здебільшого RS-тригери використовуються у складі більш складних схем тригерів, модулів пам’яті. Вони знаходять широке використання в пристроях електронної автоматики.

Приклад 4.3. На рис. 4.10 приводиться схема пристрою з використанням RS-тригера, що призначена для скорочення тривалості вхідного імпульсу. Пояснити роботу пристрою.

Розв’язання. При подачі імпульсу високого рівня на вхід схеми він одночасно подається на вхід S тригера і встановлює його в стан, при якому забезпечується Q = 1. Як показано на рис. 4.9, цей процес перемикання триває деякий час, обумовлений часом послідовного перемикання логічних елементів DD2 і DD3. На виході DD1 в цей час має місце низький рівень сигналу. Після перемикання тригера на другому вході DD1 з’являється високий рівень сигналу, який з затримкою на його перемикання встановлюється на його вході і приводить до послідуючої процедури зворотної зміни стану тригера. Читачам пропонується самостійно побудувати часові діаграми.

Табл. 4.5

Приклади RS-тригерів та їх параметри

№	Тип мікросхем СНД	Аналоги західних фірм	Функціональне призначення	ICC, мА	TPHLmax, нс	TPLHmax, нс
1	К561ТР2 К564ТР2	4043BDC 4043BDM CD4043AD CD4043AE GD4043BDC HCC4043BM HCF4043BE HD14043B HEF4043B M4043BP MC14043BAL MN4043B MSM4043B SCL4043B TC4043BP	4 RS-тригера

4.2. Загальна характеристика тригерних схем