Тригери, тригерні схеми (RS-тригери. Загальна характеристика тригерних схем. D-тригери. JK-тригери. Т- та ТV-тригери), страница 5

В тригері, схема якого зображена на рис. 4.16, б, така ж функція забезпечується тим, що один з входів DD2 приєднаний до виходу DD1. При значенні дозволяю чого входу V = 1 тригер, приведений на рис. 4.16, б, працює аналогічно вище описаному.

З порівняння роботи тригерів витікає, що схема, приведена на рис. 4.16, б, має значно меншу швидкодію.

При практичному використанні D-тригерів в них фіксується значення сигналу D в момент відповідної зміни сигналу С. Тому в літературі такі тригери часто називають фіксаторами (рос. “защёлки”) (Latch).

В загальному випадку логічна функція, що описує роботу D-тригера, має вигляд:

.

(4.10)

З точки зору логіки роботи D-тригера, він затримує проходження сигналу, що поступає на D-вхід, на один такт періоду синхросигналу (Delay – затримка). Це добре відображають часові діаграми, приведені на рис. 4.17, а.

Друге призначення D-тригера – зберігати дані (Datas), що надходять по D-входу. Синхросигнали в цьому випадку відіграють роль команди “Запис в тригер”. Особливість схеми проявляється в режимі С = 1. В цьому випадку будь-які зміни (t₅, t₆, t₇, t₈) на вході D приведуть до відповідних змін на виході Q. Тобто схема виконуватиме просто функцію повторювача сигналів, що присутні на вході D.

Приклад 4.4. Використовуючи асинхронні D-тригери та допоміжну логіку, розробити схему пристрою для запису, тимчасового зберігання та зчитування напівбайтового слова.

Розв’язання. Для побудови такого пристрою використаємо мікросхему ТМ5, що містить в собі 4 D-тригери, кожен з яких має D – вхід, Q – вихід та Е – вхід дозволу. Схема кожного з тригерів близька до схеми з зовнішнім інвертором, приведеної на рис. 4.16, а, в якій вхід С виконує функцію дозволяючого входу. Відповідно до таблиці станів тригера (Табл. 4.8), для запису інформації необхідно, щоб Е = 1. Схема пристрою матиме вигляд, приведений на рис. 4.18. При високому рівні сигналу на вході WR інформація буде записуватись в тригери DD1.1 – DD1.4. Для її зчитування необхідно подати сигнал високого рівня на вхід RD.

Іноді в D-тригер вводять вхід R (рис. 4.16, б). Але використовувати його можливо лише при C = 0. При C = 1 можлива поява забороненої ситуації , .

В деяких схемах вводять також V-вхід (Valve – клапан), що дає можливість вимикати схему. Такі схеми називаються DV-тригерами.

Якщо в схемі синхронізованого імпульсом D-тригера замінити вхід D на інверсний , то виходи Q та  поміняються місцями. Така властивість може бути корисною при використанні мікросхем, в яких виведені лише прямі виходи (див. мікросхеми 555ІР22 та 1533ІР33).

При проектуванні схем з використанням D-тригерів необхідно, особливо для швидкодіючих схем обробки інформації, строго дотримуватись часових співвідношень між сигналами на С- та D- входах. Ці співвідношення для схеми рис. 4.16, б наведені на часових діаграмах рис. 4.17, б, побудованих з врахуванням станів невизначеності. Перехідний процес характеризується значеннями затримок розповсюдження сигналу по двох каналах: t_{З CQ} – від входу С до виходу Q при D = const, та t_{З DQ} – від входу D до виходу Qпри С = 1. Водночас, кожен з каналів характеризується величинами затримок при перемиканні з 1 на 0 та навпаки.

Для надійного запису інформаційного D-сигналу перехідний процес в схемі, обумовлений зрізом С-сигналу, не повинен накладатись на перехідний процес, обумовлений зміною стану D-входу. Це означає, що будь-які зміни стану D-входу повинні закінчитися за деякий час до зрізу С-сигналу (час підготовки t_П) та можуть знову початись не раніше ніж через час підтримки t_H (рис. 4.17, б). Вони оцінюються якt_П = (1-2) t_H ; t_з = (0-1) t_H , де t_H – час невизначеності стану логічного елемента при перемиканні.

Необхідність врахування вказаних інтервалів характерна для всіх функціональних вузлів, що мають вхід синхронізації. Крім цього, існує мінімально допустима тривалість синхроімпульсу, що забезпечує відсутність некоректного перемикання перехідних процесів від фронту та зрізу імпульсу.

В D-тригері розв’язуються проблеми S = R = 1, але якщо інтервал часу між спадами D і С сигналів досить короткий, то внутрішній RS-тригер опинитися в метастабільному стані, з якого, як вказувалось вище, він може перейти в непередбачуваному напрямку.

На завершення, розглянемо ще одну важливу ситуацію – ситуацію гонок (критичних змагань), яка виникає при використанні тригерів.

В схемі рис. 4.16, б можлива наступна ситуація. Припустимо, що тривалість зрізу С-імпульсу набагато перевищує тривалість затримок елементів, на яких виготовлено D-тригер. Припустимо також, що поріг перемикання DD1 перевищує поріг елемента DD2. Якщо в цій ситуації на D-вході перед фіксуючим зрізом буде 1, то вихід DD1 перемкнеться в 1 відразу після початку зрізу С-сигналу. Елемент DD2, маючи низький поріг перемикання, сприймає С-сигнал ще як 1, тому, прийнявши на свій вхід 1, він перемкнеться на нуль, записавши 0 в вихідний тригер на ЛЕ DD3-DD4, замість очікуваної 1. Звідси випливає, що протяжність зрізу С-сигналу повинна бути достатньо малою, порівняно з часом затримки елементів тригера, або близькою до неї.

В схемі рис. 4.16, а подібних ситуацій не виникає завдяки допоміжному елементу DD1.

Треба зазначити, що в практиці схемотехніки існує багато варіантів D-тригерів. На рис. 4.19, а, б наведені ще дві схеми, розглянути особливості роботи яких пропонуються читачам. Перша з них називається двотактним D-тригером, а друга – D-тригер з активним низьким рівнем С-сигналу.

Одним з найбільш досконалих варіантів схем тригерів є шестиелементні D-тригери (рис. 4.20, а).

Елемент пам’яті в цій схемі представлений RS-тригером на DD5-DD6. Мікросхеми DD1, DD2 виконують функцію безпосередніх керуючих елементів RS-тригера. При С= 0 вони обидва закриті, і тригер знаходиться в режимі збереження (моменти часу t₁, t₂, t₇ на часовій діаграмі рис. 4.20, б).