Введение в стандарт IEEE. Справочное руководство по языку VHDL (Пересмотр стандарта IEEE. 1076-1987), страница 22

type UNSIGNED is array (NATURAL range <>) of STD_LOGIC;

type SIGNED is array (NATURAL range <>) of STD_LOGIC;

subtype SMALL_INT is INTEGER range 0 to 1;

Арифметические функции

     Арифметические функции выполняют векторные действия над данными с типами  unsigned, signed, integer, и std_ulogic.

Сложение	“+”
Вычитание	“-”
Значение по модулю	“abs()”
Умножение	"*"
Расширение нуля	“ext()”
Расширение знака	“sxt()”

Функции сравнения

Функции сравнения позволят вам сравниваться данные следующих типов: unsigned, signed, и integer.

Меньше чем	“<”
Меньше или равно	“<=”
Больше чем	“>”
Больше или равно	“>=”
Равно	“=”
Не равно	“/=”

Функции перевода

     Функции перевода позволят вам переводить целое число в число типа unsigned, integer, или std_logic_vector .

Преобразование в целое число	“сonv_integer ()”
Преобразование в число без знака	“conv_unsigned ()”
Преобразование в число со знаком	“сonv_signed ()”
Преобразование в std_logic_vector	“conv_std_logic_vector()”

Функции сдвига

     Функции сдвига позволят вам создавать последовательные сдвиговые регистры для данных типа signed или unsigned .

Сдвиг влево	“shl ()”
Сдвиг вправо	“shr ()”

Функции STD_LOGIC_UNSIGNED.

     Пакет std_logic_unsigned определяет набор знаковых функций, которые являются полезными для VHDL синтеза. Это включает набор арифметики для чисел без знака, преобразования, и функций сравнения для STD_LOGIC_VECTOR.

Арифметические функции

     Арифметические функции выполняют действия над числами без знака, над типами std_logic_vector и целочисленными типами данных.

Сложение	"+"
Вычитание	"-"
Значение по модулю	"abs()"
Умножение	"*"
Расширение нуля	"ext()"
Расширение знака	"sxt()"

Функции сравнения

     Функции сравнения позволят вам сравнивать числа со следующими типами unsigned, std_logic_vector и integer.

Меньше чем	“<”
Меньше или равно	“<=”
Больше чем	“>”
Больше или равно	“>=”
Равно	“=”
Не равно	“/=”

Функции преобразования типов.

     Функции преобразования типов позволят вам переводить значение без знака, представленное как std_logic_vector в данное типа integer.

Преобразование в целое число

“conv_integer ()”

Функции сдвига

Функции сдвига позволяют вам создавать последовательные сдвиговые регистры с типом данных std_logic_vector, который представляет значение без знака.

Сдвиг влево	“shl ()”
Сдвиг вправо	“shr ()”

Функции STD_LOGIC_TEXTIO.

     Пакет std_logic_textio определяет набор функций, которые являются полезными при VHDL моделировании и проверки места для размещения элемента. Он включает наборы процедуры для STD_ULOGIC, STD_ULOGIC_VECTOR, и STD_LOGIC_VECTOR типов данных.

Процедуры чтения и записи.

     Процедуры чтения и записи исполняют текст входа/выхода для STD_ULOGIC, STD_ULOGIC_VECTOR, и STD_LOGIC_VECTOR типов данных.