Пристрої комбінаційної схемотехніки (Використання базових логічних елементів. Мультиплексори. Арифметичні пристрої. Схеми контролю), страница 8

На рис. 3.26 приведена схема організації 4-х розрядного паралельного суматора з послідовним переносом. Для кожного розряду в ній використовується окремий однорозрядний повний суматор, які з’єднані між собою послідовно по виходах-входах переносу. Незважаючи на паралельну одночасну подачу всіх розрядів слів, операція в і-му розряді починає виконуватись тільки після того, як поступить сигнал переносу з (і-1)-го розряду. Звідси витікає, що швидкодія суматора визначатиметься сумою затримок передачі сигналу переносу з молодшого розряду на вихід суматора старшого розряду.

За схемою, приведеною на рис. 3.26, виготовляються мікросхеми К1533ІМ3 (зарубіжні аналоги – 7483PC, CDB483E, FJH211, FLH241, MC7483N, MIC7483N, N7483B, N7483N, SN7482AN, SN7482N, UCY7483N), умовне зображення якої приведено на рис. 3.27 (мікросхема DD2). Мікросхема може використовуватись для операцій як з додатніми, так і з від’ємними числами. При виконанні операції додавання на вхід р₀ необхідно подати сигнал низького рівня. Нарощування розрядності суматорів виконується на схемі, приведеній на рис. 3.26. Таблиця станів для суматорів за своєю сутністю є таблицею суми двох чисел (Див. Табл. 3.7 – 3.8). Вона має простий вигляд і зручна в користуванні для чисел невеликої розрядності. Суматор К1533ІМ3, як і всі комбінаційні схеми, має широкі функціональні можливості. Перш за все, він може використовуватись для знаходження суми чисел з меншою розрядністю. Схема входів-виходів при цьому може бути різноманітною. Його можливо використовувати і для віднімання двох чисел. Ця операція виконується шляхом додавання зменшуваного і зменшуючого, представленого в доповнюючому коді. Для виконання цієї операції зменшуюче b₃b₂b₁b₀ з допомогою інверторів перетворюється в зворотній код, а потім до нього по входу р₀ додається одиниця.

Приклад 18. Розглянути мікросхему К1533ІМ3. Пояснити, як використовувати вказаний чотирирозрядний суматор для додавання: а) двох чотирирозрядних чисел; б) двох дворозрядних та двох однорозрядних чисел; в) двох  восьмирозряд­них (байтових) чисел.

Розв’язання. При додаванні двох чотирирозрядних слів необхідно вхід переносу Р₀ заземлити (рис. 3.28). В дворозрядному суматорі входами є А₁, А₂ та В₁, В₂, а виходами S₁, S₂, S₃. Останній є виходом переносу. В однорозрядному суматорі використовуються входи А₄, В₄, а виходами є S₄ та Р₄ . При додаванні двох однобайтових слів необхідно наростити два однотипних суматори. При цьому вихід Р₄ суматора напівбайтів молодших розрядів з’єднується з входом Р₀ суматора напівбайтів старших розрядів слів, що складаються.

Операції знаходження суми та різниці можна поєднати в одному пристрої, як показано на рис. 3.27. Для виконання операції додавання на вхід р_і-1 переносу подається сигнал низького рівня. Відповідно на входах елементів ВИКЛЮЧАЮЧЕ АБО число b₃ b₂ b₁ b₀ буде представлене в прямому коді. При подачі на вхід р_і-1 сигналу високого рівня, як відмічалось раніше, число b₃ b₂ b₁ b₀ буде представлене у доповнюючому коді.

Слід нагадати, що при виконанні операції віднімання результат на виході суматора залежить від співвідношення між числами, що беруть участь в операції. При

a₃ a₂ a₁ a₀ > b₃ b₂ b₁ b₀

результат одержується в прямому коді, а в розряді переносу р_і-1 з’являється 1. Коли ж

a₃ a₂ a₁ a₀ < b₃ b₂ b₁ b₀ ,

тоді результат отримується в зворотньому коді, а в розряді переносу р_і-1 одержується 0.

Приклад 19. Розробити пристрій двійкового множення на суматорах та логічних елементах І, що дозволяє множити чотирирозрядне число А на трирозрядне число В.

Розв’язання. Після множення трирозрядного й чотирирозрядного кодів отримується семирозрядний код. Результат операції утворюється за рахунок паралельного множення множеного на кожен розряд множника і складання проміжних добутків зі  зсувом на один розряд. При підрахуванні добутку виконуються наступні дії

			´	A4		A3		A2		A1
						B3		B2		B1
				A4B1		A3B1		A2B1		A1B1
		A4B2		A3B2		A2B2		A1B2
A4B3		A3B3		A2B3		A1B3
M7M6		M5		M4		M3		M2		M1

Тут M₁ = A₁B₁, M₂ = A₁B₂ + A₂B₁, M₃ = A₁B₃ + A₂B₂ + A₃B₁, M₄ = A₂B₃ + A₃B₂ + A₄B₁, M₅ = A₃B₃ + A₄B₂, M₆ = A₄B₃, M₇ – біт переносу із попереднього розряду. Тут знак “+” – знак арифметичного додавання.

Однорозрядне множення забезпечується елементами I. Суми можуть бути реалізовані суматорами К1533ІМ3.

Для реалізації цієї операції на рис. 3.29 приведена прин­ципова схема.

Приклад 20. Розробити принципову схему суматора, який здійснює додавання однорозрядних десяткових чисел.

Розв’язання. Для додавання десяткових чисел необхідно використати їх двійково-десяткову форму представлення. Це дозволяє для виконання операції додавання використати чотирьохрозрядний суматор двох чисел, наприклад, мікросхему К1533ІМ3.

Відомо [4], що в випадку, коли в результаті додавання отримується результат S > 9, значення молодшого напівбайта є невірним. Для отримання вірного результату необхідно його відкоригувати. Корегування виконуємо шляхом додавання до результату числа 6₁₀=0110₂.

Цю операцію в системі двійково-десяткового числення можна сформувати наступним чином. При появі в результаті додавання двійкових кодів 1010₂=10₁₀, 1011₂=11₁₀, 1100₂=12₁₀, 1101₂=13₁₀, 1110₂=14₁₀, 1111₂=15₁₀  до отриманого результату необхідно додати число  6₁₀. Якщо ці коди не  з’являються, то додавання числа 6₁₀ не робити.