Пристрої комбінаційної схемотехніки (Використання базових логічних елементів. Мультиплексори. Арифметичні пристрої. Схеми контролю), страница 6

які легко реалізовуються в базисі комбінаційної логіки або з допомогою дешифратора.

Приклад 13. Використовуючи дешифратор К1533ІД3 (SN74154N), призначений для перетворення чотирирозрядного двійкового коду в напругу низького логічного рівня, що з’являється на одному з шістнадцяти виходів , реалізувати логічну функцію: . Для реалізації функції використовувати багатовходові логічні елементи з множини І, І-НІ, АБО, АБО-НІ.

Розв’язання. Для реалізації функції приведемо її до досконалої диз’юнктивної нормальної форми:

.

Понизивши порядок індексів при логічних змінних, отримуємо:

Використовуючи шестивходовий елемент К1533ЛА2 І-НІ (зарубіжні аналоги – 7430PC, CDB430E, MH7430, SN7430N, UCY7430N), отримаємо схему, яка реалізовуватиме задану функцію (рис. 3.22).

Приклад 14. Використовуючи дешифратор 564ІД1, розробити пристрій для перетворення двійкового однобайтного коду, заданого в послідовному форматі, в код, преставлений в паралельному форматі.

Розв’язання. Дешифратор 564ІД1 – це перетворювач 4-розрядного двійкового коду в прямий десятковий. Він має 4 входи розрядів двійкового коду (1, 2, 4, 8) і 10 виходів розрядів десяткового коду (0 – 9) (рис. ?). Для використання його в якості демультиплексора входи 1, 2, 4 необхідно використовувати як адресні а₀, а₁, а₂, а вхід 8 – як вхід даних послідовного формату. На вихідних шинах 0 – 7 отримуватимемо рознесені в часі значення двійкового коду, який подається на вхід 8 в інвертованому виді. На рис. ? зображені часові діаграми роботи пристрою при подачі на вхід 8 послідовного двійкового коду d_і . Табл. ? є таблицею істинності мікросхеми і пояснює її роботу.

Приклад 15. Комбінаційна схема визначена за допомогою наступних рівнянь:

Розробити схему, що реалізує ці три рівняння за допомогою дешифратора та зовнішніх логічних елементів.

Розв’язання. Для вирішення цієї задачі перетворимо функцію до вигляду:

Із приведених функцій бачимо:

1)  функція у₂ може бути отримана за допомогою звичайного інвертора, підключеного до виходу, відповідного  = 100₂ = 4₁₀ ;

2)  функція у₁ отримується об’єднанням через елемент 3І-НІ виходів, відповідаючих х₃х₂х₁ =      = 111₂ = 7₁₀; = 011₂ = 3₁₀; = 000₂ = 0₁₀.

3)  аналогічно, функція у₃ отримується шля­хом об’єднання виходів = 110₂ = 6₁₀; = = 010₂ = 2₁₀;  = 101₂ = 5₁₀ за допомогою елемента 3І-НІ.

Використаємо мікросхему К1533ЛЕ4 (або її зарубіжні аналоги – 7427PC, DM7427N, ECG7427, FLH621, MC7427N, SN7427N, SN66N).

Принципова схема, яка реалізує вказані функції зображена на рис. 3.23.

Дешифратори широко використовуються для реалізації логічних функцій. Наприклад, для реалізації функції:

у= S 1, 3, 4, 7

достатньо об’єднати виходи у₁, у₃, у₄, у₇ за допомогою чотиривходового елемента АБО (DD2). Якщо виходи у₀ – у_n-1 дешифратора інвертовані, то об’єднання виходів відповідних диз’юнкцій забезпечується елементами, що реалізують операцію І-НІ. Використання дешифраторів як генераторів мінтермів корисно в тих випадках, коли необхідно реалізовувати систему логічних функцій.

При використанні дешифраторів для реалізації логічних функцій відпадає необхідність їх мінімізації. Більш того, їх необхідно приводити до досконалої диз’юнктивної форми.

Нарощування дешифраторів забезпечується на тих самих принципах, що і нарощування мультиплексорів. На рис. 3.22 приведена схема перетворювача «з 4 в 16». Як слідує з Табл. 3.6, приведена схема має можливість виконувати різні види кодових перетворень. В залежності від необхідного вихідного коду, необхідно використовувати ті виходи у₀ – у₁₅ схеми, які відповідають вибраному коду.

                                                                                             Табл. 3.6

а3	а2	а1	а0	2код  4 біти	код Грея 4 біти	код без 3-х	код Грея без 3-х	код Айке-на	код    4-2-2-1	у0	у1	у2	у3	у4	у5	у6	у7	у8	у9	у10	у11	у12	у13	у14	у15
0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1	0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1	0 1 2 3 4 5 6 7 8 9 A B C D E F	0 1 3 2 7 6 4 5 15 14 12 13 8 9 11 10	0 1 2 3 4 5 6 7 8 9	0 3 4 1 2 9 5 6 8 7	0 1 2 3 4 5 6 7 8 9	0 1 2 3 4 5 6 7 8 9	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

При пірамідальному нарощуванні перетворювачів кодів організація схеми залежить від характеру їх використання. На рис. 3.23 приводиться приклад створення демультиплексора на 32 виходи, на базі мікросхеми К1533ІД4 (зарубіжні аналоги – 74155PC, UCY74155N). Схемотехнічно мікросхема складається з двох секцій, Y та E, кожна з яких має інверсний вхід V, об’єднаний з прямим  та інверсним інформаційними входами  Y та Е через вхідний елемент І. Обидві секції мають об’єднані адресні входи А₀ , А₁.