Разработка цифрового узла, создание его структурных и поведенческих моделей (на языках SPICE, DSL, VHDL, в пакетах DesignLab 8, OrCAD 9.1, Active-HDL 6.2)

Министерство образования и науки Российской Федерации

Федеральное агентство по образованию

Государственное образовательное учреждение

Высшего профессионального образования

Новосибирский государственный технический университет

Кафедра вычислительной техники

Курсовая работа

по дисциплине “Моделирование”

                                                                                                                                                                                                                                                                                                                                  Факультет:                                                                             АВТФ                   

                                                                             Группа:                                                                                   АМ-411

                                                                   Выполнил:                                                                    Вагизов А.Р.

                                                                             Вариант:                                                                              ИВ3

                                                                             Преподаватель:                                                                             Шалагинов А.В.                                                                             Дата сдачи:

                                                           Новосибирск, 2007 г.

Содержание.

1..... Постановка задачи. 2

2..... Условное графическое обозначение моделируемого узла. 2

3..... Таблица назначения выводов. 2

4..... Логическая таблица режимов работы элемента. 2

5..... Таблица реальных задержек. 2

6..... Описание работы проектируемого узла. 2

7..... Проектирование микросхемы К555ИВ3 в САПР DesignLab 8. 2

7.1.. УГО проектируемого узла. 2

7.2.. Схема замещения проектируемого узла. 2

7.3.. Текстовое SPICE-описание моделируемого узла. 2

7.4.. Содержимое файла описания внешних воздействий. 2

7.5.. Функциональное описание проектируемого узла с помощью примитивов LOGICEXP, PINDLY, и CONSTRAINT. 2

7.6.. Схема верификации иерархического символа. 2

7.7.. Результаты моделирования узла в пакете DesignLab 8. 2

7.8.. Оценка предельных скоростных (частотных) возможностей исследуемого узла. 2

8..... Проектирование микросхемы К555ИВ3 в САПР OrCAD 9.1. 2

8.1.. Иерархический символ, поддерживаемый схемой замещения. 2

8.2.. Иерархический символ, поддерживаемый поведенческой VHDL-моделью. 2

8.3.. Схема верификации иерархических символов. 2

8.4.. Результаты моделирования узла в пакете OrCAD 9.1. 2

9.     Проектирование микросхемы К555ИВ3 в САПР Active-HDL 6.2. 2

9.1. УГО элемента К555ИВ3 в пакете Active-HDL 6.2. 2

9.2. Схема замещения К555ИВ3. 2

9.3. Схема верификации проектируемого элемента. 2

9.4.. Результаты моделирования узла в пакете Active HDL 6.2. 2

10... Выводы и личные впечатления. 2

1.         Постановка задачи.

Необходимо разработать цифровой узел, создать его структурные и поведенческие модели (на языках SPICE, DSL, VHDL, в пакетах DesignLab 8, OrCAD 9.1, Active-HDL 6.2). Затем провести имитационные эксперименты с разработанным узлом, целью которых является подтверждение работоспособности узла и проверка на соответствие его временных задержек требуемым.

Индивидуальное задание:         Разработать приоритетный шифратор (кодер) – ИВ3                                                                       (зарубежный аналог - 147).

Было принято решение разработать реальный элемент К555ИВ3 – на элементной базе серии К555 (зарубежный аналог – 74LS147 – на базе серии 74LS).

2.   Условное графическое обозначение моделируемого узла.

На рис.1 приведены условные графические обозначения (УГО) К555ИВ3, созданные в каждой из САПР (систем автоматизированного проектирования): DesignLab 8, OrCAD 9.1, Active-HDL 6.2 соответственно:

              а).                                                       б).                                                        в).

Рис.1. УГО моделируемого компонента в пакетах DesignLab 8 (а),  OrCAD 9.1 (б) и Active HDL 6.1 (в).

УГО моделируемого узла взято из книги [1].

3.   Таблица назначения выводов.

Таблица 1. Выводы компонента К555ИВ3 и их назначение.

4.   Логическая таблица режимов работы элемента.