Детальный проект конвейерного RISC процессора (Глава 5 "Обработка прерываний"), страница 17

этап

DNF

состояние/сигнал

IR[31 :26]

IR[5 : 0]

длина

EX

D1

alu

000000 000000

1001** 100**1

10

10

D2

aluo

000000

1000*0

11

D3

aluI

0011** 001**1

****** ******

4

4

D4

aluIo

0010*0

******

5

D5

shift

000000 000000

0001*0 00011*

11

11

D6

shiftI

000000 000000

0000*0 00001*

11

11

D7

test

000000

101***

9

D8

testI

011***

******

3

D9

savePC

010111 000011

****** ******

6

6

D10

addrS

10100* 1010*1

****** ******

5

5

D11

addrL

100*0* 1000*1 10000*

****** ****** ******

4

5

5

D12

mi2s

000000

010001

12

D13

ms2i

000000

010000

12

D14

trap

111110

******

6

D15

rfe

111111

******

6

D16

noEX

00010* 000010 010110

****** ******

5

6

6

ID

D17

Rtype

000000

******

6

D6

shiftI

000000 000000

0000*0 00001*

(10)

(10)

D9

Jlink

010111 000011

******

******

(6)

(6)

D18

jumpR

01011*

******

5

D19

jump

00001* 01011*

****** ******

5

(5)

D20

branch

00010*

******

(5)

D21

bzero

*****0

******

1

D15

rfe.l

111111

******

(6)

D22

Jimm

00001* 111110

****** ******

(5)

(6)

Суммарная длина всех сложных одночленов

206


Таблица 5.9 Управляющие сигналы вычисляемые заранее в течении этапа ID

EX

M

WB

Сигналы типа x(только этап EX)

У

shift4s, amuxsel

Dmw

trap, coDdoe

ADdoe

ovf?

SDdoe

add?

z

Dmr

shift4l

linkDdoe

Rtype

ill

SPRw

ALUDdoe

bmuxsel

test

GPRw

SHDdoe