Структури базових логічних елементів, страница 8

а для p-канального VT1 – до шини живлення. Тому діаграма напруг керування ключом має вигляд, приведений на рис.2.12, де  U_К.1 = U_ВХ - напруга керування транзистором VT1, а  U_К.2 =Е -  U_ВХ – напруга керування транзистором VT2. Враховуючи що для кожного транзистора U_П є постійною величиною в залежності від величини напруги Е можливі різні співвідношення між напругою живлення Е та пороговими рівнями:

а)       E > U_П.1 + U_П.2;

б)       E < U_П.1 + U_П.2;                                                                          (2.16)

в)       E = U_П.1 + U_П.2.

Передаточні характеристики U_ВИХ = f(U_ВХ) для випадків а) та б) приведені на рис.2.13. Випадок в) реально реалізувати неможливо, так як неможливо точно задати U_П.1 та U_П.2.

Конкретні значення високого і низького рівнів вихідної напруги ключа визначаються співвідношенням опорів закритого транзистора R₃, та відкритого R_В Реально R₃ >> R_В, тому напруга високого рівня практично рівняється

                 Рис.2.12.                   напрузі живлення, а низького - майже не відрізняється від нуля. При зміні вхідної напруги від нуля до U_П.1 транзистор VT2 закритий. В той же час відповідно до (2.16,а) транзистор VT3 з відкритого стану з практично нульовою напругою на ньому переходить при U_ВХ.П2 з пологої характеристики на круто падаючу. При подальшому підвищенні U_ВХ до U_П.1 відкривається транзистор VT2 і спочатку буде знаходитись на пологих характеристиках. При підвищенні U_ВХ напруга U_З.2 на затворі VT2 зменшується відповідно до формули:

                        U_З.2 = Е – U_ВХ

і транзистор буде підтримуватись в відкритому стані пока

                       U_ВХ < Е – U_П.2.

Як результат, в інтервалі вхідної напруги

                       U_П.1 < U_ВХ < Е – U_П.2

обидва транзистори будуть знаходитись у відкритому стані і через них буде протікати прохідний струм (інтервал bс). Коли U_ВХ досягне рівня Е – U_П.2 транзистор VT1 закриється і струм через транзистори припиниться. Подальше підвищення U_ВХ приведе до переходу транзистора VT2  до          відкритого стану.

Як приклад, розглянемо ситуацію, коли Е=10В, U_П.1=5В, U_П.2=4В. Тоді в інтервалі вхідних напруг

5 < U_ВХ < 10 – 4= 6

обидва транзистори будуть знаходитись у відкритому стані.

                                                                      Рис.2.13.

Розглянемо тепер ситуацію, яка має місце при виконанні співвідношення 2.16.б, коли сума порогових рівнів перевищує напругу живлення Е. (рис..2.13.б)

При підвищенні вхідної напруги до величини U_ВХ=Е – U_П.2 транзистор VT1 закривається. Транзистор VT2 буде знаходитись в закритому стані до того моменту, поки U_ВХ < U_П.1. Коли U_ВХ =U_П.1 транзистор VT2 відкривається і після того, як вхідна напруга стане більшою рівня U_ВХ.П.1 переходить в режим круто падаючих характеристик з практично нульовим рівнем вхідної напруги. Прохідний струм в такій схемі не появляється.

14.Враховуючи той факт, що порогові рівні для кожного транзистора являються величинами постійними, то кожен з режимів може мати місце, якщо змінювати напругу живлення. Режим  б) як видно з аналізу, корисний з тої точки зору, що транзисторний ключ ні в статичних режимах, ні при зміні стану не споживає струму (якщо не враховувати наявність паразитних конденсаторів). При підвищенні напруги живлення схема переходить в режим а), за яким, як буде показано пізніше, можуть появитись аварійні режими.

Часові співвідношення  розглянутого ключа при зміні його станів набагато кращі, ніж ключа з резистивним навантаженням. Перш за все це пояснюється тим що в процесі зарядки паразитних конденсаторів відсутній високоомний опір R_С і перезаряд їх переходить через відкриті транзистори VT1 і VT2. Слід зазначити, що час перемикання ключа суттєво залежить від величини порогових рівнів і крутизни характеристики І₃=f(U_ВЗ) транзисторів, які є технологічними параметрами і можуть покращуватись з удосконаленням технологій виробництва інтегральних схем.

2.3 Технічні характеристики базових логічних елементів

 і особливості їх використання