Для себя я решил, что чем раньше начну работу, тем быстрее ее закончу. Поэтому одним из первых пришел к Вам за заданием на курсовую работу. После того, как я получил задание, меня немного удивило отсутствие какой-либо информации, кроме «зловеще горящих» красных букв ИЕ10 на карточке с вариантом. У Вас же в кабинете я нашел в книге немного информации об узле, и самое главное, название типономинала его зарубежного аналога 74ls161a. С этого момента и началась моя работа и поиски недостающей информации. Кстати до того, как я получил вариант, я не читал методическую рекомендацию «Как делать курсовую работу 2009», и у меня было много вопросов. Но после прочтения сей рекомендации все мои вопросы отпали и я начал делать курсовую работу.
Если ничего не знаешь про устройство, но знаешь английский язык, тебе дорога на www.ti.com. Именно так я и поступил. Жаль, что отсутствуют подобные русскоязычные ресурсы.
Именно там я нашел PDF-документ, содержащий и datasheet, и таблицу режимов работы, и таблицу с временными, частотными, токовыми характеристиками узла, и диаграмму работы, и даже информацию о параметрах корпуса устройства и его характеристиках. Снарядился.
Ввиду частичной утраты навыков (не основных, конечно же), пришлось иногда подглядывать в задания к лабораторным работам. Все вспоминалось сразу, и на лету. В оригинальном datasheet сброс триггеров был реализован комбинационно, и на триггерах отсутствовал вход R\. Пораскинув мозгами, я убрал несколько вентилей и добился прямого асинхронного сброса низким уровнем сигнала R\. И вот, схема собрана, внешние воздействия заданы, ошибок нет, эксперимент проведен успешно, все режимы работают, но не совпадает ни одна задержка! Сначала я был просто растерян. Но, успокоившись, я понял, что нужно подгонять. Уточнив у Вас о целесообразности такого подхода, я начал использовать динамические модели элементов в PSpice. Это был самый долгий и кропотливый этап в работе, но я понимал, что если сумею подогнать задержки в динамических моделях, то с легкостью отражу их в последующем, в VHDL-моделях. И вот, после долгого анализа формирования выходных сигналов мне наконец-то удалось найти нужный ход.
С написанием поведенческой модели узла проблем не возникло, ввиду полного понимания логики функционирования устройства. Хотя над этим также пришлось поработать. Самым сложным было отразить в поведенческой модели все задержки. Не скажу, что я поступил оригинально и изобрел что-то новое, но я смог их корректно отразить, и, я думаю, моя VHDL-модель цифрового узла ИЕ10 имеет право на существование.
Дальше работа пошла как по «маслу» и была делом техники и наличия свободного времени, т.к. работа выполнялась в течение полутора месяцев на выходных, и иногда даже глубоко ночью, когда появлялся азарт. Перейдя к работе в Active-HDL, я, фактически, имел все готовое и работающее, только нужно было собрать и «включить». На этот пакет я потратил приблизительно 5-10% процентов от всего времени выполнения работы. Это объясняется универсальностью пакета, его продуманностью и удобством проектирования.
В заключение хотелось бы отметить, что КР и РГР являются обобщением того материала, который был прочтён на лекциях по дисциплине «Моделирование». Схемотехника, организация ЭВМ, моделирование - эти предметы являются звеньями одной цепи, но моделирование (не сочтите за неуважение к вашим коллегам) – самое весомое и интересное не только с точки зрения преподаваемого материала, но с точки зрения методики преподавания и профессионального подхода.
1. Шалагинов А.В. Цифровое моделирование в САПР OrCAD 9.1.Учеб. Пособие. – Новосибирск: Изд-во НГТУ, 2002. – 104с.
2. Шалагинов А.В. Учебные пособия по Active-HDL. 15 уроков в электронном виде.
3. www.ti.com Техническая документация на ИМС серии 74ls16x.
4. Шалагинов А.В. Методические рекомендации «Как делать курсовую работу 2009».
5. ГОСТ 2.743-91. ЕСКД Элементы цифровой техники.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.