Информатика и выч. техника \ Моделирование

Проектирование цифрового узла ИЕ10 – четырёхразрядный двоичный счётчик с асинхронной установкой в состояние логического нуля, страница 2

Обозначение

Параметр

Значение, нс

tPLH

Время задержки распространения сигнала при выключении:

- вход тактирования C – выход переноса CR;

- вход тактирования C– выход данных Q8,Q4,Q2,Q1;

- вход разрешения переноса ECR– выход переноса CR;

23

15

11

tPHL

Время задержки распространения сигнала при включении:

- вход тактирования C – выход переноса CR;

- вход тактирования C – выход данных Q8,Q4,Q2,Q1;

- вход разрешения переноса ECR– выход переноса CR;

- вход cброса – выход данных Q8,Q4,Q2,Q1;

23

13

11

26

Табл. 4 Реальные задержки распространения

Режим измерения параметров: Ucc=5,0В±10%, СL=50пФ, RL=0,5кОм, t=2нс.

Параметры временной диаграммы работы:

- максимальная тактовая частота – не более 30МГц;

- длительность импульсов положительной и отрицательной полярности – не менее 16,5 нс;

- время установления информации относительно тактового входа С по информационным входам D1, D2, D4, D8 – не менее 15 нс;

- время установления информации относительно входа С по входу разрешения счёта ECT и входу разрешения ECR – не менее 20 нс;

- время установления информации относительно входа С для входа установки в состояние «логического нуля»  - не менее 10 нс;

- время установления информации относительно входа С для входа разрешения записи  - не менее 15 нс;

- время удержания – не менее 0 нс относительно входа С для синхронных входов.

Примечание: информация о задержках и требования к временным соотношениям в схеме взяты из литературы [3].

6.  Описание работы проектируемого узла

Микросхема ИЕ10 представляет собой четырёхразрядный двоичный счётчик с асинхронным сбросом. В микросхеме предусмотрена возможность предварительной записи информации. Работа ИЕ10 определяется тремя управляющими входами ECT, ECR, . Низкий уровень напряжения на входе  разрешает предварительную установку счётчика в состояние, определяемое логическими уровнями на информационных входах. Установка проводится синхронно по переднему фронту синхроимпульса.

Счёт импульсов, начиная с числа, предварительно установленного, будет осуществляться только при наличии напряжения высокого уровня на всех трёх входах управления ECT, ECR, . При напряжении низкого уровня на одном из входов ECT, ECRна выходах счётчика сохраняется предыдущее состояние. Установка счётчика в исходное состояние низкого уровня напряжения на выходах производится асинхронно при подаче низкого уровня напряжения на вход .

7.  Моделирование узла в пакете DesignLab 8.0

7.1.  Условное графическое изображение проектируемого узла

УГО проектируемого узла ИЕ10 приведено в пункте №2 данной работы на странице 3. Оно представляет собой распечатку иерархического символа  из графического редактора Schematics. Поэтому в этом пункте оно не приводится.

7.2.  Схема замещения проектируемого узла

Согласно методическим указаниям к курсовой работе схема замещения проектируемого узла, в данном случае счётчика ИЕ10, должна быть выполнена в отечественных графических обозначениях по ЕСКД. Для этого была создана специальная библиотека символов отечественных компонентов KRLIB.slb. Её содержимое:

·  Элемент 3И - ЛИ3 (зарубежный аналог 7411);

·  Элемент НЕ - ЛН1 (зарубежный аналог 7404);

·  Элемент 2И - ЛИ1 (зарубежный аналог 7408);

·  Элемент 2XOR - ЛП5 (зарубежный аналог 7486);

·  Элемент 2ИЛИ - ЛЛ1 (зарубежный аналог 7432);

·  Д-триггер - ТМ2 (зарубежный аналог 7474);

Для схемы замещения потребовались также более сложные элементы: 5И и 4И. Было принято решение не создавать для них специальных символов, поскольку они не имеют однозначных аналогов в сериях отечественных компонентов. Элемент 5И заменён тремя уже разработанными вентилями – (2И + 3И) + 2И = 5И. Аналогично для 4И: (2И + 2И) + 2И = 4И. Вышеперечисленные элементы создавались путём редактирования зарубежных компонентов. Данный способ подробно описан в литературе [2].

Скачать файл