Цифровые коммутационные станции, страница 5

0

Рис.6.7 Схема коммутационного элемента с кольцевой структурой

На рис.6.8  показана функциональная схема части коммутационного элемента с портами I и J и с двумя ключами кольца. Для порта I показан только узел R, а для порта J - только узел  Т. В узлы R и Т входят по одному РЗУ, по одному регистру приема (Рr) и передачи (Рe).  Узел Т также содержит управляющую память (УП) на 512 ячеек. РЗУ имеет 32 однобайтовых ячейки памяти, что позволяет хранить содержимое всех канальных интервалов одного цикла ИКМ. В течение каждого цикла в ячейки РЗУI записывается содержимое всех КИ, причем номера ячеек соответствуют номерам канальных интервалов. Чтение из ячеек РЗУI  также происходит в установленном порядке, начиная с 0 и заканчивая 31 ячейкой. Интервал, отведенный на чтение, в 16 раз короче, чем интервала записи. В РЗУJ запись происходит под действием УП, а чтение в установленном порядке. В результате чтения из РЗУJ формируется поток в тракте передачи канала Е1. Интервал, отведенный на запись в РЗУJ в 16 раз короче, чем чтение. В цифровом потоке кольца организованы канальные интервалы, число которых равно сумме всех КИ каналов Е1, включенных в коммутационный элемент - 512. Заметим, что скорость потока внутри кольца в 16 раз больше, чем в канале Е1. Процесс коммутации поясняется временной диаграммой, приведенной на рис.6.9. Предположим, что надо произвести коммутацию между КИ8 канала Е1, включенного в порт I, и КИ19 канала Е1, включенного в порт J. Управляющее устройство выбирает в кольце для данного соединения один из свободных интервалов, например, 103. Когда соединение установлено, в коммутационном элементе происходит следующее. В конце КИ8 его содержимое записывается в 8 ячейку РЗУI . Перед началом КИ103 содержимое 8 ячейки считывается в Ре, а затем однобайтовое кодовое слово в последовательном коде передается на вход ключа. В течение КИ103 поступают сигналы SIR и SJТ и оба ключа открыты. Поэтому кодовое слово из Ре порта I переписывается в Рr порта J. По окончании КИ103 под действием УП кодовое слово из Рr записывается в 19 ячейку РЗУJ . В начале КИ19 канала Е1 кодовое слово из 19 ячейки переписывается в Ре, и далее в последовательном коде передается по линейному тракту. В таком коммутационном поле нет внутренних блокировок.

Кольцевая структура с использованием рассмотренного коммутационного элемента нашла применение в станциях типа 1000 S12. По такому же принципу строится коммутационное поле в станциях Meridian 1 (опция 81) при объединении сетевых групп.

0

Рис.6.8 Функциональная схема части коммутационного элемента

Рис.6.9 Процесс коммутации для элемента с кольцевой структурой

6.3  Способы построения управляющих устройств и внешние устройства цифровых коммутационных станций

6.3.1  Электронные управляющие машины

Во всех современных цифровых коммутационных станциях применяется программное управление. При этом управляющие устройства представляют собой электронные управляющие машины (ЭУМ). Эти машины имеют структуру, подобную структуре вычислительных машин общего назначения, в частности, персональных компьютеров. ЭУМ работает с данными, представляющими собой двоичные коды, которым соответствуют дискретные электрические сигналы, передаваемые между управляющим устройством и другими узлами АТС.

Рис.6.10 Структура ЭУМ

Структура электронной управляющей машины приведена на рис. 6.10. Основными узлами ЭУМ являются процессор, запоминающие устройства и устройства ввода-вывода.

Процессор выполняет арифметические и логические операции в соответствии с программой, записанной в запоминающих устройствах, а также координирует работу остальных узлов ЭУМ. В составе процессора имеются три обязательных элемента: арифметико-логическое устройство, блок регистров для временного хранения данных, участвующих в операциях, и устройство управления процессом выполнения команд программы. Важной характеристикой процессора является его разрядность, равная числу двоичных разрядов (бит) в каждом слове данных, обрабатываемых арифметико-логическим устройством. В управляющих устройствах цифровых АТС применяются 8-, 16- и 32‑разрядные процессоры.

Запоминающие устройства (ЗУ) предназначены для хранения программ и данных. Логически они представляют собой совокупность ячеек памяти, в каждой из которых может храниться определенное число двоичных разрядов. Разрядность ЗУ либо равна одному байту (8 битам), либо соответствует разрядности процессора. Каждой ячейке запоминающего устройства присвоен двоичный номер – адрес, с помощью которого к ней может обратиться процессор.

Связь между процессором и запоминающими устройствами осуществляется по шинам адресов (A), данных (D) и управления (C). Каждая из них состоит из нескольких линий (электрических цепей, предназначенных для передачи дискретных сигналов). При записи или считывании информации процессор передает в ЗУ по шине A адрес ячейки, к которой будет производиться обращение. Затем он формирует сигнал управления записью/считыванием и посылает его по одной из линий шины C. По этому сигналу происходит обмен данными посредством шины D. Разрядность шины адресов (то есть количество линий в ней) соответствует длине адреса ячейки ЗУ и  чаще всего равняется 16, 24 или 32. Разрядность шины данных обычно кратна 8 и может быть меньше, больше или равна разрядности процессора.

Процессор и запоминающие устройства синхронизируются от одного тактового генератора, что обеспечивает их устойчивое взаимодействие посредством системных шин.

Процессор обменивается данными с объектами управления посредством устройств ввода-вывода (УВВ). УВВ представляют собой набор интерфейсов для подключения к шинам A, D и C  электронной управляющей машины линий управления коммутационным полем и линейными комплектами АТС, а также для стыковки с внешними запоминающими устройствами и терминалом оператора станции. Интерфейсы обеспечивают согласование протоколов обмена информацией, в том числе электрических и временных характеристик сопрягаемых устройств. Устройства ввода-вывода содержат регистры, через которые происходит обмен информацией с внешними по отношению к ЭУМ устройствами. Обращение к регистрам УВВ со стороны процессора происходит подобно обращениям к ячейкам ЗУ – с помощью шин адресов, данных и управления.