Циклические коды. Разработка функциональной схемы кодирующего устройства. Оценка вероятности ошибочного приема символа алфавита, страница 10

Складываем остаток с полученной КК C*(x) по mod 2:

_Å1111110

        001

1111111 - правильная КК                                

Декодируем исправленную КК, делением на g(x):

Рассмотрим пример декодирования с исправлением ошибок, когда первоначально W>t_и:

Передаем 12КК C(x)=1111111, под действием помех произошла ошибка в 5-ом разряде, то есть принята C*(x)=1101111 тогда:

Сдвигаем полученную КК на один разряд влево и снова производим деление:

Производим второй свдвиг влево и снова производим деление:

Производим третий свдвиг влево и снова производим деление:

Складываем по mod 2 полученный синдром со сдвинутой КК:

_Å1111110

        001

1111111 –сдивигаем данную комбинаци на три разряда вправо, это делать обязательно, хотя в данном примере ничего не измениться, тогда:

1111111-исправленная КК

Декодируем исправленную КК, делением на g(x):

В реальных условиях приемник никогда не той КК, которая передавалась, поэтому результатом исправления может быть другая разрешенная КК.

Структурная схема для такого способа декодирования будет выглядеть следующим образом:

Вычислитель синдрома выполняет операцию деления C*(x)/g(x) и передает синром от деления в парраллельном коде на дешифратор синдрома, в котором происходит его преобразование, для подачи на исправляющий сумматор. Исправлющий сумматор складывает синдром по mod 2 с принятой КК и передает исправленную (трансформированную) КК на делитель, который выделяет информационный вектор.

Декодер может работать в двух режимах:

- обнаружение ошибки;

- исправление ошибки.

Алгоритм оптимального декодирования (максимум правдоподобия).

При этом способе декодирование осуществляется путем нахождения коэффициентов взаимной корреляции между принятой КК и всеми разрешенными КК, при этом разрешенные КК хранятся (генерируются) на приемной стороне.

Структурная схема такого декодера имеет вид:

УПС-устройство поразрядного сравнения(можно реализовать на сумматора по mod2)

Интергратор-двоичный счетчик, разрядности log₂n=3

CD-двоичный шифратор, кодер(мультиплексор)

Блок хранения-объем памяти=2^k*n=2⁴*7=112 бит

RG-регистр сдвига

Принцип работы декодера.

Принятая КК поступает на УПС, куда также подаются разрешенные КК, сравнивая одноименные разряды УПС выдает сигналы о совпавших разрядах на сумматоры. Накопив все суммы, сумматор передает их в схему выбора максимума, которая в свою очередь дает унарный сигнал по соответствующему входу шифратора. Шифратор выдает соответсвтующий информационный вектор на регист, где он преобразуется из параллельного в более привычный последовательный код.

Примечание. Если оказалось, что на 2-х и более счетчиках одинаковые значения, то на дополнительном выходе (обнаружение ошибки) появиться сигнал, так как декодер не может принять правильного решения о декодировании, возможно только обнаружить ошибку.

Заключение.

В ходе выполнения данной курсовой работы был построен циклический код с параметрами (7,4,3) и t_и=1. Также были разработаны функциональные электрические схемы кодирующих и декодирующих устройств. Представленна структурная схема СПИ.

Оценка вероятности ошибочного приема символа алфавита , что является очень хорошим результатом. Предложены два алгоритма декодирования, но более характерным для данного кода я считаю пороговое декодирование, возможно даже просто с обнаружением ошибки, без исправления.

Список литературы.

1.  Блейхут Р. Теория и практика кодов, контролирующих ошибки. 1986

2.  Савельев А.М. Конспект лекции на правах рукописи по дисциплине «Основы теории кодирования» 2007

3.  Якубовский С.В. Цифровые и аналоговые интегральные микросхемы. Справочник. 1989

4.  Аванесян Г.Р., Левшин В.П. - Интегральные микросхемы ТТЛ, ТТЛШ. Справочник (1993)

5.  Электронный справочник по логическим микросхемам.