· q адресных входов (Аq-1...А0), код на которых определяет адрес ячейки памяти для записи/чтения байта. Величина q определяет информационную емкость ОЗУ, так, при q = 11 объем ОЗУ равен 2 Кб;
· вход выбора микросхемы CS#. Если CS# = 1, то микросхема ОЗУ не выбрана (запись/чтение невозможны, выход DIO находится в третьем состоянии, микросхема находится в режиме хранения данных), в противном случае (CS# = 0) микросхема ОЗУ выбрана (запись/чтение возможны);
· входы выбора операции R/W#, OE#. Если R/W# = 0, OE# = 1, то происходит запись кода, который присутствует на входе DIO в ячейку памяти, которая определяется кодом на входе А, если R/W# = 1, OE# = 0, то происходит чтение кода через выход DIO из ячейки памяти, которая определяется кодом на входе А (комбинация R/W# = 0, OE# = 0 запрещена и ее следует избегать).
Рис. 3.3. Функциональная схема подключения к магистрали ОЗУ
Принцип действия узла заключается в следующем. Младшие q линии ША магистрали (BABUSq-1...BABUS0) прямо подключаются к соответствующим адресным входам микросхемы ОЗУ (RAM), а оставшиеся 16 - q старших линий ША магистрали (BABUS15...BABUSq) подключаются к информационным входам DI селектора адреса (неполного дешифратора) DC. Селектор адреса настраивается на такую комбинацию, которая уникальна в рамках МПС - именно так решается проблема конфликтов на магистрали (см. п. 2.1.1). Назовем такую комбинацию в старших 16 - q разрядах кода адреса действующей для рассматриваемого узла ОЗУ.
При появлении в старших 16 - q разрядах кода адреса действующей комбинации на выходе DO селектора адреса DC формируется сигнал низкого уровня (нулевой), в противном случае (действующая комбинация отсутствует), на выходе DO селектора адреса DC формируется сигнал высокого уровня, который переводит буфер BF и ОЗУ RAM в пассивное состояние, поскольку выход селектора адреса соединен с входами CS# и буфера и ОЗУ.
Появление действующей комбинации активизирует буфер и ОЗУ. Последующие процессы в узле будут определяться типом машинного цикла. Если это цикл записи, то MEMW# = 0, MEMR# = 1 и буфер передает сигналы с входов Da на выходы Db, а ОЗУ переходит в режим записи. Это означает, что код на ШД магистрали (данное) будет записываться в ячейку памяти ОЗУ по адресу, который определяется кодом на ША магистрали. Если это цикл чтения, то MEMW# = 1, MEMR# = 0 и буфер передает сигналы с входов Db на выходы Da, а ОЗУ переходит в режим чтения. Это означает, что на ШД магистрали будет считываться код из ячейки памяти ОЗУ адрес, который определяется кодом на ША магистрали. Считанный из ОЗУ на ШД код записывается во внутренний регистр МП.
В узел ОЗУ входит также квитирующее устройство МТ, которое формирует сигнал (низкого уровня, см. пп. 2.2, 2.4.3) READY МП. Квитирующее устройство представляет собой ждущий мультивибратор (одновибратор), который запускается срезом выходного сигнала селектора адреса по входу С. После этого на выходе О квитирующего устройства некоторое время формируется сигнал низкого уровня, который приостанавливает работу МП. После формирования сигнала низкого уровня на выходе квитирующего устройства восстанавливается третье состояние, чтобы избежать конфликтов с квитирующими устройствами других узлов МПС.
Буфер и квитирующее устройство необязательные элементы узла ОЗУ. Необходимость их установки выясняется путем анализа нагрузочных и временных соотношений в МПС соответственно (см. пп. 4.3, 4.4).
3.4. Подключение к магистрали интерфейсных устройств
Интерфейсные устройства (микросхемы) обеспечивают связь между МПС и ²внешним миром² - различного рода датчиками и исполнительными устройствами. К таким микросхемам можно отнести микросхему параллельного интерфейса КР580ВВ55, микросхему последовательного интерфейса КР580ВВ51, микросхему таймера-счетчика КР580ВИ53, микросхему контроллера прерываний КР580ВН59, микросхему контроллера прямого доступа к памяти КР580ВТ57 и т.п. [4...6].
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.