Введение в микропроцессоры. Конспект лекций по курсу "Микропроцессорные устройства", страница 24

; Инициализация системы прерывания

Примечания:

· очередной бит, предварительно занесенный во флажковый бит CY,  выводится фрагментом программы между метками Transmit и DecNum;

· некоторые логические команды используются не по прямому назначению, так команда ORA A используется только для установки флажковых битов, поскольку стоит после команд, которые флажковые биты не устанавливают. Команда XRA A обнуляет аккумулятор и сбрасывает флажок CY, именно для этого и используется в программе;

· указатель стека SP устанавливается на переменную Data. Это возможно, поскольку стек будет использовать ячейки памяти с адресами меньшими чем адрес переменной Data, т.е. меньшими 8100h.

3.  АРХИТЕКТУРА МПС

Под архитектурой МПС будем (несколько упрощенно) понимать структуру магистрали, а также методы подключения к ней запоминающих устройств и интерфейсных интегральных микросхем.

3.1. МПС с небуферизированной магистралью

Функциональная схема фрагмента МПС с небуферизированной (без ис­пользования шинных усилителей мощности - буферов) магистралью пред­ставлена на рис. 3.1. Схема показывает, что для построения трехшинной магистрали (см. п. 2.1) кроме МП необходимо использование дополнительных микросхем: регистра-защелки RG и дешифратора DC.

Регистр RG сохраняет младший байт адреса, который на шине AD МП появляется в первом такте каждого машинного цикла (см. пп.  2.4.2...2.4.6).

Рис. 3.1. Функциональная схема фрагмента МПС с небуферизированной магистралью

Для этого информационные входы DI регистра соединены с выходами AD МП, а сигнал ALE МП подается на вход синхронизации С регистра. При высоком уровне этого сигнала происходит запись младшего байта адреса в RG. После среза сигнала ALE (низкий уровень сигнала ALE) изменение содержимого RG запрещено. Этот факт отмечается косой чертой обратного наклона у входа С регистра.

Шина младшего байта адреса ABUS_L (связана с выходом DO регистра) и шина старшего байта адреса ABUS_H (связана с выходом старшего байта адреса МП) совместно образуют полную 16-ти битную шину адреса ABUS.

ШД магистрали DBUS подключается к входам/выходам AD МП (функции ШД она выполняет весь машинный цикл кроме первого такта, в котором МП выводит младший байт адреса).

Дешифратор используется для построения стандартной ШУ. На его информационные входы подаются управляющие сигналы МП: RD#, WR#, IO/M#, из которых он формирует стандартные сигналы управления магистралью: MEMW# (запись в память), MEMR# (чтение памяти), IOW# (запись в порт вывода), IOR# (чтение порта ввода). Эти четыре сигнала образуют ШУ CBUS.