Введение в микропроцессоры. Конспект лекций по курсу "Микропроцессорные устройства", страница 25

Представленная магистраль позволяет МПС использовать альтернативные задатчики магистрали (см. п. 2.1.1). Для этого задействован сигнал HLDA, который подается на вход выбора микросхемы (CS#) регистра и вход разрешения (Е) дешифратора. Пока сигнал HLDA = 0 (нет запроса от альтернативного задатчика магистрали, см. п. 2.4.7) магистралью владеет МП. В противном случае (HLDA = 1, есть запрос от альтернативного задатчика магистрали) выходы DO регистра, информационные выходы дешифратора, выходы старшего байта адреса МП и входы/выходы адрес/данные МП переходят в высокоимпедансное состояние, освобождая магистраль альтернативному задатчику. Как и прежде, выходы имеющие третье состояние обозначены перечеркнутым ромбом. Сигнал запроса магистрали ЗАХВАТ формируется альтернативным задатчиком магистрали (чаще всего контроллером прямого доступа к памяти).

3.2. МПС с буферизированной магистралью

Для повышения нагрузочной способности магистрали используются буферы (или по другому магистральные приемопередатчики). Функциональная схема подключения буферов приведена на рис. 3.2.

Рис. 3.2. Функциональная схема подключения буферов

Буфер (интегральные микросхемы BF1, BF2 на рис. 3.2) имеет две группы информационных входов/выходов Da и Db, а также два управляющих входа: CS# и Т. Если CS#  = 1, то буфер пассивен, т.е. его входы/выходы Da и Db переведены в высокоимпедансное состояние. Если CS# = 0, то буфер активен, т.е. осуществляет передачу сигналов (с усилением их по мощности) с Da на Db или наоборот  в зависимости от состояния входа Т. Будем считать, что если Т = 1, то передача будет происходить в направлении от Da к Db и наоборот в противном случае (если Т = 0).

На рис. 3.2 буферизации подвергнуты две шины: ША (ABUS) и ШД (DBUS). Это сделано для упрощения изложения материала, при необходимости, буферизация ШУ (CBUS) может быть произведена по типу буферизации ША.

Наиболее просто осуществляется буферизация ША, поскольку она однонаправленна. Небуферизированная часть ША ABUS подключается к входам Da буфера BF1, выходы Db буфера подключаются к буферизированной части BABUS (префикс ²В² означает буферизированный) ША, а на вход Т подается постоянный сигнал высокого уровня (²1²), что обеспечивает передачу сигналов с ABUS на BABUS.

Управление буфером ШД BF2 более сложное, поскольку этот буфер двунаправленный (МП может читать данные или команду из памяти или записывать данные в память). Сигнал выбора направления передачи сигналов через буфер BF2 Т формируется элементом И (&), на входы которого подаются сигналы RD# и INTA#, которые формируются на соответствующих выходах МП. Если в текущем машинном цикле RD# = 1и INTA# = 1, то выполняется машинный цикл записи. При этом сигнал на выходе элемента И равен единице (Т = 1) и буфер BF2 передает сигналы с DBUS на BDBUS, что соответствует типу машинного цикла. Если МП осуществляет цикл чтения (RD# = 0) или обработки запроса на прерывание (INTA# = 0) , то сигнал на выходе элемента И равен нулю (Т = 0) и буфер BF2 передает сигналы с BDBUS на DBUS, что также соответствует указанным типам машинных циклов.

Для обеспечения возможности использования буферизированной магистрали альтернативными задатчиками (см. пп. 2.1.1, 3.1) сигнал МП HLDA подается на входы CS# буферов BF1, BF2.

Решение о проведении буферизации принимается на основе расчета нагрузочных соотношений в МПС (см. 4.3).

3.3. Подключение к магистрали запоминающих устройств

Функциональная схема подключения к магистрали ОЗУ (рассмат­ри­ва­ется как наиболее универсальное из всех запоминающих устройств) приведена на рис. 3.3. Используемое статическое ОЗУ (RAM) имеет:

· информационные входы/выходы DIO, через которые в ОЗУ записываются или читаются данные. Поскольку таких входов/выходов восемь (DIO7...DIО0), то запись/чтение происходит байтами;