1. Синтаксис и назначение конструкции entity
2. Синтаксис и назначение архитектурного тела
3. Предназначение констант генерации generic
4. Охарактеризовать режимы портов
5. Предназначение и характерные особенности портов с режимами buffer, inout, linkage
6. Оператор назначения сигнала с дельта – задержкой
7. Арифметические и логические операции в языке VHDL: типы аргументов, порядок выполнения.
Цели и задачи. Изучить средства построения структурных моделей средствами языка VHDL.
Задание. Реализовать переключательную схему по варианту первой лабораторной работы. Базис выбирается по указанию преподавателя.
Методические указания к выполнению лабораторной работы. Одним из основных средств языка VHDL является возможность построения иерархических проектов, то есть использования ранее разработанных проектов целиком в качестве "строительных блоков" для построения проекта более высокого уровня иерархии. Данные средства реализуются через механизм подключения файла с описанием компонента к проекту и совместной компиляции в рабочую библиотеку. Далее скомпилированный файл из рабочей библиотеки подключается как компонент в проекте более высокого уровня.
Ход выполнения работы.
1. Создается новый проект с функциями выводов, аналогичным лабораторной работе №1.
2. В данном проекте создается новый файл такого содержания (описание компонента 2И-НЕ)
library IEEE; -- подключение библиотеки
use IEEE.std_logic_1164.all;
entity and2 is -- объявление компонента
port (
i1:in STD_LOGIC;
i2:in STD_LOGIC;
o:out STD_LOGIC
);
end and2;
architecture and2 of and2 is -- реализация компонента
begin
o<=i1 and i2 after 10ns;
end and2;
Далее каждый файл компилируется, и таким образом заносится в
библиотеку. Файл текста основной модели, которая представляет собой каскадное
соединение двух двухвходовых элементов "И", как показано на рис. 2.1
имеет следующий вид:
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.