Синтез цифрового автомата, имеющего два режима работы: двоичный суммирующий счетчик (М=0) и регистр сдвига к старшему разряду (М=1)

Министерство общего и профессионального образования

Новосибирский государственный технический университет

Расчетно-графическая работа по дисциплине “Моделирование”

Факультет: АВТ

Группа: АМ-010

Студент: Пчелкин С.В.

Преподаватель: Шалагинов В.А.

Новосибирск, 2003

Содержание

Постановка задачи.

Синтезировать цифровой автомат, имеющий два  режима работы: двоичный суммирующий счетчик (М=0) и регистр сдвига к старшему разряду (М=1).

1. Краткое описание объекта проектирования (УГО, назначение выводов, логическая таблица, диаграмма состояний автомата).

Автомат является трехразрядным.

Условное графическое изображение проектируемого автомата представлено на рис.1.

Назначение выводов в таблице 1.

Логическая таблица работы автомата в таблице 2.

Диаграмма состояний автомата на рис.2.

На рис.2 M=0 означает что М=0 и D=*, D=0 – это М=1 и D=0, D=1 – это M=1 и D=1.

Рис. 1

Таблица 1

Имя вывода	Назначение
M	Задание режима работы автомата. При М=0 автомат работает в режиме двоичного прямого счетчика, при М=1 – в режиме сдвигающего регистра на один бит в сторону старшего разряда.
D	Бит, который поступает в младший разряд при сдвиге (М=1).
C	Сигнал синхронизации, входные данные принимаются по срезу этого сигнала.
R	Сигнал асинхронного сброса. Активный – высокий уровень.
Q2, Q1, Q0	Выходные сигналы, Q2 – старший, -Q0 – младший разряды.

Таблица 2

Входы				Выходы
				Старое состояние			Новое состояние
R	C	M	D	Q2	Q1	Q0	Q2	Q1	Q0
1	*	*	*	*	*	*	0	0	0
0	↓	0	*	0	0	0	0	0	1
0	↓	0	*	0	0	1	0	1	0
0	↓	0	*	0	1	0	0	1	1
0	↓	0	*	0	1	1	1	0	0
0	↓	0	*	1	0	0	1	0	1
0	↓	0	*	1	0	1	1	1	0
0	↓	0	*	1	1	0	1	1	1
0	↓	0	*	1	1	1	0	0	0
0	↓	1	0	0	0	0	0	0	0
0	↓	1	0	0	0	1	0	1	0
0	↓	1	0	0	1	0	1	0	0
0	↓	1	0	0	1	1	1	1	0
0	↓	1	0	1	0	0	0	0	0
0	↓	1	0	1	0	1	0	1	0
0	↓	1	0	1	1	0	1	0	0
0	↓	1	0	1	1	1	1	1	0
0	↓	1	1	0	0	0	0	0	1
0	↓	1	1	0	0	1	0	1	1
0	↓	1	1	0	1	0	1	0	1
0	↓	1	1	0	1	1	1	1	1
0	↓	1	1	1	0	0	0	0	1
0	↓	1	1	1	0	1	0	1	1
0	↓	1	1	1	1	0	1	0	1
0	↓	1	1	1	1	1	1	1	1

M=1 D=1

M=1 D=1

M=1 D=1

M=1 D=1

M=1 D=0

M=1 D=0

M=1 D=0

M=1 D=0

M=0

M=0