Разработка цифрового узла, создание его структурных и поведенческих моделей в пакетах DesignLab 8, OrCAD 9.1, ActiveHDL 6.2, страница 8

7.9. Схема верификации символа с подключенной к нему макромоделью.

            Схема верификации символа приведена на рис. 7. Временную диаграмму работы можно посмотреть на рис. 8. Временные задержки приведены на рис. 9 – рис. 16.

7.10. Интересные моменты работы К555КП17.

            Проектируется элемент, пришлось столкнуться с интересным моментом в работе узла. При одновременном переключении сигнала адреса и данных, возникает «иголочка» на выходе элемента использующего схему замещения:

Рис. 29. «Иголка» на выходе элемента со схемой замещения.

            Разобрав ситуацию более подробно, я обнаружил, что это нормальный режим работы узла. Т.к. задержка от адреса больше, чем задержка от данных, поэтому «иголка» – не что иное, как изменение данных на «старом» входе.

Рис. 30. Задержка переключения данных на «старом» выходе.	Рис. 31. Включение « нового» входа данных.

            Жалко, что макромодель «проглатывает» такие «помарки» и мои попытки модернизировать макромодель не увенчались успехом.

8. Проектирование мультиплексора К555КП17 в пакете OrCad 9.1.

8.1. Иерархический символ и его схема замещения.

Рис. 32. Условное графическое обозначение проектируемого символа в пакете OrCad 9.1 .

Следует отметить, что в пакете OrCad пришлось использовать пропорции символа, отличные от принятых в DesignLab. Это связано с невозможностью переместить длинное имя контакта («Е00») ближе к границе символа. Также на элементе отсутствуют контакты питания (16) и земли (8), т.к. при их наличии схема не моделировалась. Символ выхода с тремя состояниями соответствует старому стандарту (новый стандарт – это один треугольничек, направленный острием вниз.)

            Теперь приведем схему замещения проектируемого узла на элементах 555 серии в керамическом корпусе (К).

Рис. 33. Схема замещения элемента К555КП17 в пакете OrCad 9.1 .

            Видно, что схема замещения в «Оркаде» мало отличается от схемы замещения в пакете DesignLab, представленной на рис. 3 (разница в упаковке символов и их УГО).

8.2. Схема верификации иерархического символа.

На схеме верификации находится как иерархический символ со схемой замещения, так и символ с подключенной к нему VHDL-моделью. Это сделано для одновременного отображения задержек, «заложенных» в VHDL-модель и задержек элемента, использующего схему замещения.

Рис. 34. Схема верификации элемента К555КП17 в пакете OrCad 9.1 .

8.3. Результаты моделирования проектируемого узла в пакете OrCad 9.1.

            Приведем временную диаграмму со всеми возможными режимами работы проектируемого узла.

Е00, Е01 – Сигналы на разрешающих входах; А1, А2 – Сигналы на селекторных входах; {DA}, {DB} – Данные, подаваемые на информационные входы микросхем (DA0 – на 00, DB0 – на 10,…, DA3 – на 03, DB3 – на13); VHD_0, VHD_1 – Сигналы на выходах мультиплексора, использующего VHDL-модель; SCH_0, SCH_1 – Сигналы на выходах узла, построенного на элементах 555 серии; 1, 2, 3, 4, 5, 6 – Режимы работы мультиплексора;

Рис. 35. Временная диаграмма работы проектируемого компонента.

            Описание режимов работы микросхемы приводится выше в табл. 4.

            Приведем временные задержки работы проектируемого узла К555КП17.