Разработка цифрового узла, создание его структурных и поведенческих моделей в пакетах DesignLab 8, OrCAD 9.1, ActiveHDL 6.2, страница 3

7. Проектирование микросхемы КП17 в пакете DesignLab 8.

7.1. УГО проектируемого узла.

Рис. 2. Условное графическое обозначение проектируемого символа.

7.2. Схема замещения проектируемого узла.

Рис. 3.Схема замещения проектируемого узла.

7.3. Текстовое SPICE-описание моделируемого узла.

* Schematics Netlist *

X_DD1         E00 E01 A1 A2 DA0 DA1 DA2 DA3 DB0 DB1 DB2 DB3 OUT1 OUT2 $G_DPWR

+  $G_DGND K555KP17M PARAMS:

+ IO_LEVEL=0 MNTYMXDLY=0

X_DD2_DD3_3         DA2 $N_0002 $N_0003 $N_0001 $G_DPWR $G_DGND K555LA4 PARAMS:

+ IO_LEVEL=0 MNTYMXDLY=0

X_DD2_DD3_2         DA1 $N_0005 $N_0006 $N_0004 $G_DPWR $G_DGND K555LA4 PARAMS:

+ IO_LEVEL=0 MNTYMXDLY=0

X_DD2_DD4_1         DA3 $N_0002 $N_0005 $N_0007 $G_DPWR $G_DGND K555LA4 PARAMS:

+ IO_LEVEL=0 MNTYMXDLY=0

X_DD2_DD3_1         DA0 $N_0006 $N_0003 $N_0008 $G_DPWR $G_DGND K555LA4 PARAMS:

+ IO_LEVEL=0 MNTYMXDLY=0

X_DD2_DD7_1         $N_0008 $N_0004 $N_0001 $N_0007 $N_0009 $G_DPWR $G_DGND

+  K555LI6 PARAMS:

+ IO_LEVEL=0 MNTYMXDLY=0

X_DD2_DD7_2         $N_0011 $N_0012 $N_0013 $N_0014 $N_0010 $G_DPWR $G_DGND

+  K555LI6 PARAMS:

+ IO_LEVEL=0 MNTYMXDLY=0

X_DD2_DD6_2         $N_0010 E01 out_my2 $G_DPWR $G_DGND K555LP8 PARAMS:

+ IO_LEVEL=0 MNTYMXDLY=0

X_DD2_DD6_1         $N_0009 E00 out_my1 $G_DPWR $G_DGND K555LP8 PARAMS:

+ IO_LEVEL=0 MNTYMXDLY=0

X_DD2_DD2_1         A2 $N_0006 $G_DPWR $G_DGND K555LN1 PARAMS:

+ IO_LEVEL=0 MNTYMXDLY=0

X_DD2_DD1_1         A2 A2 $N_0002 $G_DPWR $G_DGND K555LL1 PARAMS:

+ IO_LEVEL=0 MNTYMXDLY=0

X_DD2_DD5_1         DB3 $N_0002 $N_0005 $N_0014 $G_DPWR $G_DGND K555LA4 PARAMS:

+ IO_LEVEL=0 MNTYMXDLY=0

X_DD2_DD4_3         DB1 $N_0006 $N_0005 $N_0012 $G_DPWR $G_DGND K555LA4 PARAMS:

+ IO_LEVEL=0 MNTYMXDLY=0

X_DD2_DD4_2         DB0 $N_0006 $N_0003 $N_0011 $G_DPWR $G_DGND K555LA4 PARAMS:

+ IO_LEVEL=0 MNTYMXDLY=0

X_DD2_DD5_2         DB2 $N_0002 $N_0003 $N_0013 $G_DPWR $G_DGND K555LA4 PARAMS:

+ IO_LEVEL=0 MNTYMXDLY=0

X_DD2_DD2_2         A1 $N_0003 $G_DPWR $G_DGND K555LN1 PARAMS:

+ IO_LEVEL=0 MNTYMXDLY=0

X_DD2_DD1_2         A1 A1 $N_0005 $G_DPWR $G_DGND K555LL1 PARAMS:

+ IO_LEVEL=0 MNTYMXDLY=0

U_DSTM1         STIM(1,0) $G_DPWR $G_DGND A1 IO_STM STIMULUS=A1

U_DSTM2         STIM(1,0) $G_DPWR $G_DGND A2 IO_STM STIMULUS=A2

U_DSTM3         STIM(1,0) $G_DPWR $G_DGND E00 IO_STM STIMULUS=E00

U_DSTM4         STIM(4,0) $G_DPWR $G_DGND DA3 DA2 DA1 DA0 IO_STM STIMULUS=DA

U_DSTM5         STIM(1,0) $G_DPWR $G_DGND E01 IO_STM STIMULUS=E01

U_DSTM6         STIM(4,0) $G_DPWR $G_DGND DB3 DB2 DB1 DB0 IO_STM STIMULUS=DB

Рис. 4. Содержимое файла “mux_kp_17.net”.

* C:\MSim_8\Projects\KR_KP_17\mux_kp_17.sch *Моделируемая схема

* Schematics Version 8.0 - July 1997

* Sun Oct 28 16:06:59 2007

** Analysis setup **

.tran 20ns 5000ns  *Параметрымоделирования

.OPTIONS DIGMNTYMX=2

.INC "C:\MSim_8\Projects\KR_KP_17\K555KP17M.mod" *Макромодельмультиплексора

.INC "C:\MSim_8\Projects\KR_KP_17\kp17_lib_f.mod" *Макромоделиэлементов

.STMLIB "C:\MSim_8\Projects\KR_KP_17\mux_kp_17_stimul.stl" *Файлописаниявнешнихвоздействий

* From [SCHEMATICS NETLIST] section of msim.ini:

.lib "nom.lib"

.INC "mux_kp_17.net"

.INC "mux_kp_17.als"

.probe

.END

Рис. 5. Содержимое файла “mux_kp_17.cir”.

            В файл “mux_kp_17.cir” схемный редактор поместил информацию о моделируемой схеме  в текстовом формате. А в файле “mux_kp_17.net” находится список цепей (перечень всех элементов схемы, позиционные обозначения и имена всех цепей схемы).

7.4. Содержимое файла описания внешних воздействий.