Информатика и выч. техника \ Моделирование

Разработка цифрового узла, создание его структурных и поведенческих моделей в пакетах DesignLab 8, OrCAD 9.1, ActiveHDL 6.2, страница 5

Рис. 9. Задержка распространения сигнала от информационного входа к выходу  при переключении выхода из высокого уровня сигнала в низкий.

Рис. 10. Задержка распространения сигнала от информационного входа к выходу  при переключении выхода из низкого уровня сигнала в высокий.

Рис. 11. Задержка распространения сигнала от адресного входа к выходу  при переключении выхода из низкого уровня сигнала в высокий.

Рис. 12. Задержка распространения сигнала от адресного входа к выходу  при переключении выхода из высокого уровня сигнала в низкий.

Рис. 13 Задержка переключения выхода из высокоомного состояния в высокий уровень сигнала (или задержка от входа разрешения к выходу).

Рис. 14. Задержка переключения выхода из высокоомного состояния в низкий уровень сигнала (или задержка от входа разрешения к выходу).

Рис. 15. Задержка переключения выхода из высокого уровня сигнала  в состояние высокого импеданса (или задержка от входа разрешения к выходу).

Рис. 16. Задержка переключения выхода из низкого уровня сигнала  в состояние высокого импеданса (или задержка от входа разрешения к выходу).

            По рисункам видно, что временные задержки для макромодели и для элемента со схемой замещения совпадают и соответствуют задержкам зарубежного библиотечного элемента 74LS353.

7.7. Оценка предельных скоростных возможностей элемента К555КП17.

            Для оценки предельных скоростных возможностей проектируемого узла необходимо провести три эксперимента: определить максимальную частоту переключения сигнала на информационном входе при постоянных сигналах на селекторных входах и входах разрешения; эксперимент оценки предельной частоты переключения сигнала на адресном входе при неизменных сигналах на информационных входах и входах разрешения; и, наконец, определить предельную частоту переключения сигнала на входах разрешения при постоянных сигналах на остальных входах.

            Теоретически предельную частоту работу можно оценить как , где

Тзад – максимальное значение задержки какого-либо элемента по пути прохождения сигнала.

1. Определим максимальное значение частоты переключения сигнала на адресном входе при постоянных данных и постоянном значении сигнала на входе разрешения.

Для макромодели в качестве Тзад следует взять значение 21 нс, это максимальная задержка от адресного входа к выходу (отмечу, что неважно какую задержку брать: LH или HL, главное - максимальную). Получим: .  Для элемента со схемой замещения принимаем Тзад равным 9нс (максимальная задержка для инвертора и элемента 2ИЛИ). В результате: . Проверим полученные расчеты на опыте:

На нижележащих временных диаграммах приняты обозначения: А1 – сигнал на адресном входе, DA0 – сигнал на информационном входе, OUT1 & OUT2 – сигналы на выходах элемента с макромоделью, out_my1 & out_my2 – сигналы на выходах мультиплексора со схемой замещения.

Рис. 17. Работа цифровых узлов на частоте переключения адресного входа 23 МГц.

Рис. 18. Работа цифровых узлов на частоте переключения адресного входа 24 МГц.

Рис. 19. Работа цифровых узлов на частоте переключения адресного входа 55 МГц.

Рис. 20. Работа цифровых узлов на частоте переключения адресного входа 56 МГц.

 На рисунках видно, что макромодель «умирает» на частоте 24 МГц (приближенно), а схема замещения «держит» частоту в 55 МГц. Полученные экспериментальные данные подтвердили правильность расчетов.

2. Определим максимальное значение частоты переключения сигнала на входе разрешения при постоянных данных и постоянном значении сигнала на адресном входе.

Как для макромодели, так и для элемента со схемой замещения значение предельной частоты будет одинаковым и составит:  (27 нс – значение задержки HZ как в макромодели, так и для элемента К555ЛП8 схемы замещения.).

Скачать файл