Ключи 3 и 4, а также коммутатор образуют схему управления выходными ключами, подающими импульсы СИФУ, через усилители мощности и гальваническую развязку на тиристоры блока БС.
Согласующие цепи собраны на элементах DD1.2, DD1.3, DD3,VD1-VD10,VZ11-VZ15, C2-C6, R2-R16.
Величина резистора R7 выбрана такой, что бы в исходном режиме вытекающий ток элемента DD1.2 создавал на входе этого элемента потенциал, соответствующий логической единице. Резистор R12 выбран таким, чтобы создавал на входе элементов DD5.1 потенциал, соответствующий логическому нулю.
Ток сигнала пуска положительной полярности, проходя через балластный резистор R2 и диод VD6 создает на резисторе R12 потенциал, который ограничивается стабилитроном VZ11 на уровне логической единицы.
Ток отрицательного сигнала пуска, протекает по резисторам R2, R7 и диоду VD1, создает на входе элемента DD1.2 потенциал логического нуля. При этом выход этого элемента устанавливается в единичное состояние и создает на входах элемента, подключенных к контакту стабилитрона VZ11 потенциал логической единицы.
Таким образом, при подаче сигнала пуска любой полярности на стабилитроне VZ11 появляется потенциал логической единицы положительной полярности.
Диод VD1 защищает вход элемента DD1.2 от отрицательных напряжений. Фильтрующий конденсатор C2 защищает вход панели ПЛ-3 от помех в линии. Для предотвращения компенсации логической единицы на стабилитроне VZ11, поступающей с входа элемента DD1.2 , при управлении сигналом отрицательной полярности, устанавливается диод VD6.
Остальные согласующие цепи работают аналогично.
Модуляционный генератор собран на элементах DD13.1, C14, C18,R27, R31, R32, R36, R37, R40, VT21, VD33. Длительность импульсов на резисторе R40 определяется элементами С14, R31, а длительность пауз – элементами С18, R32. На транзисторе VT21, выполнен усилитель мощности входного сигнала элемента DD13.1.
Модуляция производится по базовым цепям выходных транзисторов VT23-VT32.
В исходном состоянии:
§ если подключена кнопка Стоп, на стабилитроне VZ13 создан потенциал логической единицы, который подается на выводы 1 и 2 элемента DD5 и разрешает прохождение импульсных сигналов пуска через этот элемент;
§ отсутствуют сигналы пуска, при этом на стабилитронах VZ11, VZ12, VZ14, VZ15 логические нули;
§ логические нули, образованные на стабилитронах VZ11 и VZ15, подается на выводы 15 и 14 элемента DD4 и разрешают дешифрацию входа A и В на группу выходов E, которые образуют триггерную связь запоминания импульсных сигналов с элементами DD3.1, DD3.3;
§ на прямом выходе триггера DD6.1 логическая единица, которая по вхожу 2 элемента DD4, запрещает дешифрацию по группе выходов D;
§ на S входе триггера DD6.1 при отсутствии сигнала «Защита 2» с панели защиты присутствует потенциал логической единицы. При этом в группе выходов Е элемента DD4 выходов Е8 в состояние логического нуля, а все остальные выходы группы Е и D в состояние логической единицы.
Поступающий сигнал «Вперед импульсный» логической единицы проходит через элемент DD5.1, представляющий ключ в схему ИЛИ, на вход А элемента DD4, а также через DD1.4 устанавливает триггер DD6.1 в состояние логического нуля по прямому выходу, то есть разрешает дешифрацию элемента DD4 по группе выходов D. При этом в группах выходов D и E элемента DD4 выходы D2, Е2 устанавливаются в состояние логического нуля (все остальные единицы) и с выхода Е2 логический нуль через элемент DD3.1 поддерживает логическую единицу на стабилитроне VZ12 даже при снятии сигнала «Вперёд импульсный», тем самым происходит запоминание импульсного сигнала.
Сигнал «Назад импульсный» проходит аналогично, но при этом состояние логического нуля устанавливаются выходы D4, E4 группы выходов D и E элемента DD4.
При реверсе импульсным сигналом в первый момент времени на обоих входах А и В элемента DD4 будут присутствовать сигналы пуска. При этом переключение схемы происходит в следующей последовательности: в состояние логического нуля установятся выходы D1, Е1 групп входов D и E, разорвется триггерная связь, следовательно, на входе А или В исчезнет предшествующий сигнал и после этого группы выходов D и Е установятся в состояние, соответствующее пришедшему сигналу, восстановится предшествующая триггерная связь и пришедший сигнал запомнится.
По приходу сигнала «Стоп» или при обрыве его цепи на стабилитроне VZ13 появляется логический нуль, который запрещает прохождение сигналов импульсного пуска через элементы DD5.1, DD5.2.
Релейные сигналы пуска «Вперёд», «Назад» создают логические единицы соответственно на стабилитронах VZ11, VZ15 и запрещают по входам 11 и 15 дешифрацию на группу выходов Е элемента DD4, а так же проходят через элемент DD5, представляющий схему ИЛИ, аналогично импульсным сигналам.
Сигнал «Вход 1» логическим нулем запрещает дешифрацию по группе выходов D элемента DD4, что при наличии сигнала пуска вводит последующую схему в режим торможения.
Сигнал «Защита 2» при отсутствии сигнала «Готовность» через инвертор DD1.1 устанавливает триггер DD6.1 по прямому выходу в состояние логической единицы, что запрещает дешифрацию по группе выходов D элемента DD4 и через цепи поступления релейных сигналов: DD12, R1.2 – вывод 15 элемента DD4, DD13, R16 – вывод 14 элемента DD4, разрывает триггерные связи.
Сигналы пуска с групп выходов D элемента DD4 поступают на D - входы триггеров элемента DD7, элемент DD8.1 и через элементы DD9, VT34 запускают узел выдержки времени на снятие механического тормоза, собранного на элементах R25, R26, R30, C11, VT16. С выхода элемента DD9.1 через инвертор DD13.2 подается сигнал на снятие механического тормоза. Через время 0,05-0,2 с. регулируемое переменным резистором R30, транзистор VT16 создает импульс на резисторе R35, который записывает в триггеры DD7 поступающую команду через элементы DD9.2, VT34 разряжает и удерживает в разряженном состоянии конденсатор C11. Триггеры DD7 работают в режиме памяти предыдущего режима работы.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.