Моделирование логических элементов на базе ТТЛ. Таблица истинности схемы и минимизированное булево выражение логической функции, выполняемой схемой, страница 8

Рисунок 9. Обнаружение корректного старт-бита и начало приема посылки.

Рисунок 10. Игнорирование некорректного старт-бита (помехи).

Если измерения, сделанные на последующих 7, 8 и 9-м тактах Clk показали наличие лог. «1» вместо лог. «0» (как минимум два из трех измерений дали лог. «1»), старт-бит считается необнаруженным, и приемник переходит в исходное состояние (при этом RI не изменяется). Если же измерения дали лог «0», старт-бит считается обнаруженным, RI переводится в неактивное состояние, и начинается прием посылки. 

В начале следующего битового интервала, т.е. на 17-м такте Clk, считая от начала старт-битового интервала, принимается младший бит данных. Значение этого и последующих битов посылки определяется также, как и значение старт-бита: вычислением большинства от трех измерений, сделанных на 7, 8 и 9-м тактах Clk, считая от начала битового интервала. 

Сразу за старшим битом данных в посылке должен передаваться стоп-бит (лог. «1»). Его прием происходит аналогично другим битам. Однако если измерения на соответствующем битовом интервале дали лог. «0» вместо лог. «1», устройство фиксирует ошибку, переводя выход FE в активное состояние. В противном случае (принят правильный стоп-бит) устройство переводит выход FE в неактивное состояние, сигнализируя корректное завершение приема. Одновременно с этим, не зависимо от наличия или отсутствия ошибки приема, выход RI переводится в активное состояние, и устройство готово к приему следующей посылки. Ее начало отмечается  отрицательным перепадом RxD.

                                                                   15    16     1      2                 7      8      9

Clk

RxD

RI FE

Рисунок 11. Завершение приема корректной посылки.

Чтение принятых данных из устройства, а также сброс сигнала ошибки FE осуществляется подачей импульса на вход RD. По отрицательному перепаду RD выходы RI и FE переводятся в неактивное состояние. Принятое устройством слово данных считается корректным только в том случае, если линия RI в активном состоянии, а FE – в неактивном. В этом случае состояния выходов Data[] соответствуют корректным данным.

5.3.2. Содержание отчета

Отчет по работе должен включать в себя (помимо общих для всех вариантов задания элементов) следующее:

•  исходное задание;

•  схему спроектированного устройства;

•  описание работы схемы в виде текста (вербальное, русским языком). (Описание работы устройства, приведенное в задании, и это описание – разные вещи: одно описывает алгоритм работы, второе – то, как он реализован. Необходимо пояснить работу Вашей схемы: за что какой блок в ней отвечает, каким образом обеспечивается завершение приема данных с регистрацией стоп-бита, когда появляются корректные данные на выходах

Data[] и т.п.);

•  следующую таблицу, поясняющую временные характеристики разработанного устройства, с заполненными полями:

Таблица должна быть заполнена измеренными в процессе моделирования значениями. Если отсутствует какая-либо из границ (минимум или максимум), в соответствующей графе должен стоять прочерк, а после таблицы должны быть приведены обоснования ее отсутствия.

5.3.3. Литература

1.  М.Гук, Аппаратные средства IBM PC, любое издание, раздел «Внешние интерфейсы: Последовательные интерфейсы: RS232-C»;