Моделирование логических элементов на базе ТТЛ. Таблица истинности схемы и минимизированное булево выражение логической функции, выполняемой схемой, страница 2

Приоритетный шифратор «8 на 3». Входы: #D7..#D0 – запрашивающие линии, D0 обладает наивысшим приоритетом, #EI – вход разрешения работы. Выходы: A2..A0 – адрес самой приоритетной линии, имеющей запрос, #Sel – сигнал наличия запроса, #EO – выход разрешения работы шифраторов, включенных в каскад с данным.

3. Лабораторная работа №3. Последовательностная логика.

1.  Ознакомиться с принципами построения “устройств с памятью”, в пакете моделирования Electronics Workbench собрать схему простейшего асинхронного RS триггера и разобраться с логикой работы триггера. Составить таблицу истинности.

2.  Построить исследовать D или JK триггер (по варианту задания), а также схемы включения этих триггеров в счетном режиме.

3.  Построить счетчик (или регистр), тип которого указан в варианте. Счетчик должен быть выполнен на элементах стандартных микросхем триггеров серии SN74 (имеются в библиотеках EWB v5.12).

4.  Продемонстрировать работу схемы преподавателю. 

Содержание отчета:

-  (п.1 и 2) схемы, таблицы истинности, временные диаграммы, иллюстрирующие их работу;

-  схема построенного счетчика; 

Варианты заданий для построения триггеров:

1)  D-триггер, тактируемый по фронту

2)  JK-триггер, тактируемый по фронту 3) D-триггер, тактируемый по спаду

4) JK-триггер, тактируемый по спаду

Варианты заданий:

1) Асинхронный суммирующий счетчик по модулю 16  на D-триггерах 2) Асинхронный вычитающий счетчик по модулю 16  на JK-триггерах 3) Синхронный суммирующий счетчик по модулю 16  на D-триггерах

4)  Сдвигающий регистр (4 разряда) с загрузкой значения на D-триггерах

4. Лабораторная работа №4. Моделирование устройства статической оперативной памяти.

4.1. Задание

Спроектировать и собрать в редакторе Electronics Workbench v5.12 функциональную схему статического ОЗУ емкостью по варианту задания:

1.  8x2 бит (8 ячеек по 2 бита);

2.  4x4 бит (4 ячейки по 4 бита);

3.  2x8 бит (2 ячейки по 8 бит);

4.  16x1 бит (16 1-битовых ячеек).

Внешние контакты (выводы) устройства:

Обозначение	Направление  (I – вход, O – выход)	Описание
#CE	I	Сигнал выбора устройства. Если неактивен, то выходы устройства находятся в высокоимпедансном состоянии и устройство не воспринимает никаких других управляющих сигналов.
#WE	I	Разрешение записи значения в ячейку.
#OE	I	Разрешение вывода значения ячейки на линии данных.
A[]	I	Адресная шина (кол-во разрядов согласно варианту задания)
D[]	I/O	Шина данных (кол-во разрядов согласно варианту задания)

Устройство должно работать в соответствии со следующей таблицей истинности:

#CE	#WE	#OE	D[1..0]	Описание
H	X	X	Z	Режим ожидания
L	H	H
L	H	L	Dout	Чтение значения по адресу A[]
L	L	X	Din	Запись значения по адресу A[]

Также необходимо спроектировать источник входных сигналов для устройства.

Источник должен формировать циклы записи и чтения следующего вида:

Рисунок 1. Диаграмма формирования сигналов при записи значения в устройство