Структура и элементная база цифровых систем. Реализуемая логическая функция. Нагрузочная способность, страница 27

                                                                                      

Умножители

Умножение является одной из  наиболее распространенных операций в современных ЭВМ.

Во многих случаях умножение производится путем последовательного сдвига и сложения множимого по результатам анализа разрядов множителя в течение «n» машинных тактов в зависимости от количества разрядов множителя, анализируемых в одном такте. Однако, при этом время выполнения операции оказывается весьма значительным.

Поэтому разработаны различные варианты быстродействующих однотактных  умножителей, которые выпускаются в виде отдельных микросхем или входят в состав БИС в качестве  операционного узла. Наиболее распространенными являются матричные умножители, реализующие алгоритм частичных произведений.

       
                            А3                                А2                                        А1                                 А0

                   Р7      Р6                                                Р5                                             Р4

В данном умножителе матрица элементов «И» одновременно формирует  разряды всех частичных произведений, которые затем складываются матрицей одноразрядных сумматоров. Получаемые на выходе матрицы два числа, называемые двухрядным кодом произведения, поступают на              “n” – разрядный сумматор с групповым переносом, на   котором и формируется произведение.

Сумматор с  ускоренным перенос
ом

Регистровые блоки

Для промежуточного хранения операндов и результатов операций в ЭВМ широко используются регистровые блоки, играющие роль сверхоперативных ЗУ. Каждый из регистров хранит одно многоразрядное число, как обычная ячейка памяти. Как  в обычных ЗУ, в таких блоках может быть реализована произвольная или  последовательная выборка информации.

            С    РЗ                                         А1         А0                                           А1  А0            РС 

 

Д0 – 3                                     

Схема регистрового ЗУ с произвольной выборкой

С – сигналы синхронизации;

РЗ – сигнал записи в ЗУ;

РС – сигнал считывания ;

А0, А1 – разряды адреса;

DC – дешифратор адреса;

MUX – мультиплексор считанной информации;

БК – буферный каскад;

RG – регистры хранения информации.

Регистровые блоки с последовательной выборкой

Обычно такие ЗУ реализуются на реверсивных сдвиговых регистрах.

                                                                                                                               БК

  ЗВ  D0 D1D2D3                        C         PP                                                                           A3 A2  A1 A0

D0….. D3 –  информация  для записи в  ЗУ

RG – сдвиговые регистры;

ЗВ – загрузка – выгрузка    0/1;

РР – разрешение работы   = 1;

С -  синхронизация;

А0 …. А3 – считанная  из ЗУ информация.

При загрузке происходит сдвиг информации вправо, при считывании – влево.

Микропрограммные контроллеры

В цифровых системах в качестве функциональных блоков управления используются микропрограммные контроллеры, которые обеспечивают заданный алгоритм управления.

Алгоритм управления обычно представляет собой фиксированный связный граф, имеющий одну начальную и одну конечную вершины.

    Q0 – Q3 –операторные вершины

X0 – X1 –  условные вершины

Операторные вершины представляют собой микрооперации, последовательное выполнение которых обеспечивает определенную процедуру управления  операционным устройством  или функциональным блоком.