Структура и элементная база цифровых систем. Реализуемая логическая функция. Нагрузочная способность, страница 14

D                 1                    0                      1                       0                  1                1

Ñ                 0                    1                      0                       1                  1                0

Двухфазные динамические элементы и триггеры 

Эти элементы построены на  МДП- транзисторах  с использованием такого их свойства, как высокое входное сопротивление, благодаря чему достаточно просто реализуется динамический принцип хранения информации, применение которого позволяет значительно снизить потребляемую мощность элементов и соответственно устройств, в которых они используются. Созданные на МДП- транзисторах динамические логические элементы обладают способностью сохранять установившееся значение логической функции в течение достаточно продолжительного времени  t_хр  после изменения входных сигналов.

По истечении времени хранения  t_хр состояние динамического элемента изменяется, т.е. хранившаяся информация теряется. Поэтому необходимо ее периодическое восстановление путем подачи последовательности внешних импульсов с периодом  t _c <  t _хр  . Эти импульсы одновременно являются синхронизирующими, поэтому устройства  на динамических элементах всегда синхронные. В таких устройствах используется несколько сдвинутых по фазе последовательностей синхроимпульсов, причем синхронизация осуществляется путем подключения или отключения питания на соответствующих элементах. При этом элементы потребляют мощность от источника питания только в моменты  переключения или восстановления информации. Поэтому устройства на динамических элементах потребляют малую мощность на относительно низких частотах переключения. Чаще всего используется  двух-  или четырехфазная синхронизация.

Схема двухфазного динамического элемента и временная диаграмма его работы

   U_ип                                                                             C                                                                                                     

VT2

                                      С

                                                                                                         C                          C   

                                                                                        D                                                                  Q    

                                      VT3                                                              не

 

Q

              VT1      

                                

                                   C_З1           C  _З2

 

  D                                                                

       

U_C

 

U_D

 

U_A

 

U_Q

t

При возрастании потенциала на входе  D выше порога срабатывания транзистора  VT1 он открывается и емкость C_З1  разряжается потенциала  @ 0. При поступлении синхроимпульса  C1 открываются транзисторы VT2  и VT3, и емкость C_З2 также разряжается, и на выходе элемента таким образом устанавливается потенциал "0". По окончании импульса C1 транзисторы VT2, VT3 запираются, и заряд на емкости C_З2  и на выходе  Q @ 0 сохраняются в течение времени  t _хр , которое определяется временем заряда емкости C_З2  токами утечки.

t_хр @  t_З   = R_У C_З2  , где  R_У - сопротивление утечки

При типовых значениях  R_У = 10⁸ - 10⁹  и  C_З2 = 0,1 - 1 пф  значение  t _З = 10 - 100 мкс.

Чтобы не произошло потери информации, т.е. ложного срабатывания элемента  в состояние "1", необходимо подать новый синхроимпульс раньше, чем  потенциал U _вых  возрастет до потенциала срабатывания элемента нагрузки. При подаче нового синхроимпульса емкость C_З2  снова разрядится до U⁰.  При снижении входного сигнала до уровня U⁰ транзистор VT1 закрывается, а при поступлении очередного синхроимпульса открываются VT2, VT3, и емкость C_З2 заряжается до потенциала U¹.