Процессоры семейства MOTOROLA: Методическое пособие к изучению курса “Микропроцессорные системы”

Министерство образования Российской Федерации

Хабаровский государственный технический университет

Процессоры семейства MOTOROLA

Методическое пособие к изучению курса

“Микропроцессорные системы”

для студентов специальности 220100

“Вычислительные машины, комплексы, системы и сети”

Хабаровск

2002

МИКРОПРОЦЕССОР 6800 ПРЕДСТАВЛЯЕТ СОБОЙ УНИВЕРСАЛЬНЫЙ 8-РАЗРЯДНЫЙ МИКРОПРОЦЕССОР С СИСТЕМОЙ КОМАНД, ВКЛЮЧАЮЩЕЙ 72 КОМАНДЫ. ЭТОТ ПРОЦЕССОР ИМЕЕТ 8-РАЗРЯДНУЮ ДВУНАПРАВЛЕННУЮ ШИНУ ДАННЫХ, ПОЛНУЮ 16-РАЗРЯДНУЮ АДРЕСНУЮ ШИНУ И ВОЗМОЖНОСТЬ РАБОТЫ ОТ ОДНОГО ИСТОЧНИКА НАПРЯЖЕНИЯ +5 B. В МИНИМАЛЬНУЮ КОНФИГУРАЦИЮ ВХОДЯТ ПРОЦЕССОР, СХЕМА СИНХРОНИЗАЦИИ, НЕСКОЛЬКО БИС ПЗУ И ОЗУ И НЕСКОЛЬКО ПОРТОВ ВВОДА-ВЫВОДА. ВСЕ ШИНЫ,ЗА ИСКЛЮЧЕНИЕМ ШИНЫ СИНХРОНИЗАЦИИ, СОВМЕСТИМЫ С ТТЛ СХЕМАМИ, ПРИЧЕМ ШИНА ДАННЫХ, ЛИНИЯ ЧТЕНИЯ/ЗАПИСИ R/W И АДРЕСНАЯ ШИНА МОГУТ РАБОТАТЬ В ТРИСТАБИЛЬНОМ РЕЖИМЕ. ДЛЯ СИНХРОНИЗАЦИИ ПРОЦЕССОРА НЕОБХОДИМ ДВУХФАЗНЫЙ ГЕНЕРАТОР ТАКТОВЫХ ИМПУЛЬСОВ.

МИКРОПРОЦЕССОР 6800 ИМЕЕТ ДВА АККУМУЛЯТОРА ( A И B ), ТРИ 16- РАЗРЯДНЫХ РЕГИСТРА ( PC,SP И ИНДЕКСНЫЙ РЕГИСТР ) И 8-РАЗРЯДНЫЙ РЕГИСТР ПРИЗНАКОВ ( ФЛАГОВЫЙ РЕГИСТР ), СИГНАЛИЗИРУЮЩИЙ О СОСТОЯНИИ ПЕРЕНОСА, ПЕРЕПОЛНЕНИЯ, НУЛЕВОГО РЕЗУЛЬТАТА, МАСКИРУЕМОГО ПРЕРЫВАНИЯ И ПОЛУПЕРЕНОСА ( СЛУЖЕБНОГО ПЕРЕНОСА ИЗ ТРЕТЬЕГО РАЗРЯДА ).  На рисунке 2 показана схема расположения выводов.

СПОСОБЫ       АДРЕСАЦИИ.

СИСТЕМОЙ КОМАНД МИКРОПРОЦЕССОРА ПРЕДУСМАТРИВАТСЯ СЛЕДУЮЩИЕ СПОСОБЫ АДРЕСАЦИИ:

1. АДРЕСАЦИЯ КОДОМ КОМАНДЫ. АДРЕСНЫЙ РЕГИСТР ЗАДАЕТСЯ КАК ЧАСТЬ КОДА ОПЕРАЦИИ ( НАПРИМЕР, ADDA, ADDB ).

2. НЕПОСРЕДСТВЕННАЯ АДРЕСАЦИЯ.(#)

3. ПРЯМАЯ АДРЕСАЦИЯ.

4. РАСШИРЕННАЯ АДРЕСАЦИЯ. ПОДОБНА ПРЯМОЙ, НО АДРЕС ОПЕРАНДА ИМЕЕТ ДЛИНУ 2 БАЙТА, ЧТО ОБЕСПЕЧИВАЕТ ДОСТУП В ПРЕДЕЛАХ ПОЛНОГО ОБЬЕМА ПАМЯТИ 64К.

5. ОТНОСИТЕЛЬНАЯ АДРЕСАЦИЯ.ПРОИЗВОДИТСЯ ОТНОСИТЕЛЬНО СОДЕРЖИМОГО СК СО СМЕЩЕНИЕМ АДРЕСА В ДИАПАЗОНE ОТ -128 ДО +127 ПО ОТНОШЕНИЮ К МЕСТОПОЛОЖЕНИЮ КОМАНДЫ ПЕРЕХОДА.  ПРИМЕНЕНИЕ ЭТОГО СПОСОБА АДРЕСАЦИИ ПОЗВОЛЯЕТ СОЗДАВАТЬ ПЕРЕМЕЩАЕМЫЕ ПРОГРАММЫ.

6. ИНДЕКСНАЯ АДРЕСАЦИЯ.

РИС.2.СХЕМА РАСПОЛОЖЕНИЯ ВЫВОДОВ.

НИЖЕ ОПИСЫВАЮТСЯ НАЗНАЧЕНИЯ НЕКОТОРЫХ ВЫВОДОВ И СИГНАЛОВ МИКРОПРОЦЕССОРА.

СИГНАЛ НИЗКОГО УРОВНЯ НА ВЫХОДЕ VMA УКАЗЫВАЕТ НА ТО, ЧТО ПО АДРЕСНОЙ ШИНЕ ПЕРЕСЫЛАЕТСЯ ДЕЙСТВИТЕЛЬНЫЙ АДРЕС ПАМЯТИ. НА ВХОДЕ TSC( УПРАВЛЕНИЕ ТРЕМЯ СОСТОЯНИЯМИ ) ОБЫЧНО ПОДДЕРЖИВАЕТСЯ НИЗКИЙ УРОВЕНЬ СИГНАЛА, В ПРОТИВНОМ СЛУЧАЕ АДРЕСНАЯ ШИНА ОТКЛЮЧАЕТСЯ. НИЗКИЙ УРОВЕНЬ НА ВХОДЕ DBE ( РАЗБЛОКИРОВАНИЕ ШИНЫ ДАННЫХ ) В СОЧЕТАНИИ С СИГНАЛОМ ВЫСОКОГО УРОВНЯ НА ВХОДЕ TSC ОБЕСПЕЧИВАЕТ ПРЕДОСТАВЛЕНИЕ АДРЕСНОЙ ШИНЫ И ШИНЫ ДАННЫХ ДЛЯ РАБОТЫ В РЕЖИМЕ ПРЯМОГО ДОСТУПА К ПАМЯТИ. НАЗНАЧЕНИЕ ОСТАЛЬНЫХ ВЫВОДОВ МИКРОСХЕМЫ САМООЧЕВИДНО.

АДРЕСНАЯ  ШИНА MC6800.

НАГРУЗКА АДРЕСНЫХ ЛИНИЙ МИКРОПРОЦЕССОРА MC6800 СОСТАВЛЯЕТ 2 MA ДЛЯ СОСТОЯНИЯ ЛОГИЧЕСКОЙ 1 И 150 МКА ДЛЯ СОСТОЯНИЯ ЛОГИЧЕСКОГО

0.

ДОПУСТИМ, ЧТО НАГРУЗКА ПО ТОКУ В АДРЕСНОЙ ШИНЕ ПРОЕКТИРУЕМОЙ СИСТЕМЫ ПРЕВЫШАЕТ ВОЗМОЖНОСТИ МИКРОПРОЦЕССОРА 6800, Т.E. НЕОБХОДИМО БУФЕРИРОВАНИЕ АДРЕСНЫХ ВЫХОДОВ МИКРОПРОЦЕССОРА 6800. В КАЧЕСТВЕ БУФЕРОВ АДРЕСА ИСПОЛЬЗУЕТСЯ УСТРОЙСТВО 74LS367.

БУФЕР 74LS367 ИМЕЕТ ТОК ВХОДА ЛОГИЧЕСКОГО 0, РАВНЫЙ 0,3 MA, И ЛОГИЧЕСКОЙ 1, РАВНЫЙ 20 MKA. С ВЫХОДА ЭТОГО УСТРОЙСТВА ПОСТУПАЕТ ТОК 2 MA В СОСТОЯНИИ ЛОГИЧЕСКОЙ 1 И 12 MA В СОСТОЯНИИ ЛОГИЧЕСКОГО 0. ЭТОГО БОЛЕЕ ЧЕМ ДОСТАТОЧНО ДЛЯ ВЫБРАННОГО ПРИМЕНЕНИЯ.

БУФЕРИРОВАННАЯ ШИНА ДАННЫХ

МИКРОПРОЦЕССОРА                           MC6800.

ДЛЯ БУФЕРИРОВАНИЯ ШИНЫ ДАННЫХ МИКРОПРОЦЕССОРА 6800 ИСПОЛЬЗУЕМ УСТРОЙСТВО 74LS245.( ОТМЕТИМ, ЧТО ДЛЯ ЭТОЙ ЦЕЛИ МОЖНО ПРИМЕНИТЬ ЛЮБУЮ ТЕХНИКУ БУФЕРИРОВАНИЯ, ПРИЕМЛЕМУЮ ПРИ ДВУНАПРАВЛЕННОЙ ПЕРЕДАЧЕ. )

ИСПОЛЬЗОВАНИЕ 74LS245 МОТИВИРУЕТСЯ СТРЕМЛЕНИЕМ УМЕНЬШИТЬ ЧИСЛО ВЫВОДОВ В СИСТЕМЕ, НО НЕ СЛЕДУЕТ ДУМАТЬ, ЧТО ЭТО ЕДИНСТВЕННОЕ УСТРОЙСТВО, ПОДХОДЯЩЕЕ ДЛЯ ЭТОЙ ЦЕЛИ.

В РАССМАТРИВАЕМОМ СЛУЧАЕ НА ВЫВОД 19, ОТКРЫВАЮЩИЙ УСТРОЙСТВО 74 LS245, ПОДАЕТСЯ СИГНАЛ, СООТВЕТСТВУЮЩИЙ ЛОГИЧЕСКОМУ 0, ЛИБО ЭТОТ ВЫВОД ЗАЗЕМЛЯЕТСЯ. ПРИ ЭТОМ 74LS245 ОСТАЕТСЯ ОТКРЫТЫМ.