Процессоры семейства MOTOROLA: Методическое пособие к изучению курса “Микропроцессорные системы”, страница 10

ВЫПОЛНЯЕТ КОМАНДУ ОСТАНОВА (BKPT). БИТ РАЗРЕШЕНИЯ В УПРАВЛЯЮЩЕМ РЕГИСТРЕ КЭША, БУДУЧИ УСТАНОВЛЕН В СОСТОЯНИЕ 0, БЛОКИРУЕТ КЭШ, В РЕЗУЛЬТАТЕ ЧЕГО ПРОЦЕССОРУ ПРИХОДИТЬСЯ ВЫБИРАТЬ ВСЕ КОМАНДЫ ИЗ ВНЕШНЕЙ ПАМЯТИ. ПРИ ЗАПИСИ ЕДИНИЦЫ В БИТ СБРОСА ОБНУЛЯЮТСЯ ВСЕ СЛОВА КЭША, И

КЭШ ЗАПОЛНЯЕТСЯ НОВЫМИ ДАННЫМИ. ЕСЛИ УСТАНОВЛЕН В ЕДИНИЧНОЕ СОСТОЯНИЕ БИТ " ЗАМОРАЖИВАНИЯ ", ЗАПРЕЩАЕТСЯ ИЗМЕНЕНИЕ НАХОДЯЩИХСЯ В КЭШЕ ЗНАЧАЩИХ ДАННЫХ. КОГДА В СОСТОЯНИЕ 1 УСТАНАВЛИВАЕТСЯ БИТ ОЧИСТКИ СЛОВА, СТАНОВИТСЯ НЕЗНАЧАЩИМ СОДЕРЖИМОЕ ЯЧЕЙКИ КЭША, АДРЕС КОТОРОЙ НАХОДИТСЯ

В ЭТОТ МОМЕНТ В АДРЕСНОМ РЕГИСТРЕ КЭША.

ВИДЫ АДРЕСАЦИИ.

В MC68020 ИСПОЛЬЗУЮТСЯ 18 ВИДОВ АДРЕСАЦИИ ДЕВЯТИ ОСНОВНЫХ ТИПОВ:

1. РЕГИСТРОВАЯ ПРЯМАЯ АДРЕСАЦИЯ

-ПРЯМАЯ АДРЕСАЦИЯ РЕГИСТРА ДАННЫХ;

-ПРЯМАЯ АДРЕСАЦИЯ РЕГИСТРА АДРЕСА.

2. РЕГИСТРОВАЯ КОСВЕННАЯ АДРЕСАЦИЯ

-АДРЕСАЦИЯ РЕГИСТРОВАЯ КОСВЕННАЯ;

-АДРЕСАЦИЯ РЕГИСТРОВАЯ КОСВЕННАЯ С ПОСТАНКРКМЕНТОМ;

-                                         ......         С ПРЕДЕКРЕМЕНТОМ;

-                                         ......         СО СМЕЩЕНИЕМ.

3. РЕГИСТРОВАЯ КОСВЕННАЯ АДРЕСАЦИЯ С ИНДЕКСАЦИЕЙ

-АДРЕСАЦИЯ РЕГИСТРОВАЯ КОСВЕННАЯ С ИНДЕКСАЦИЕЙ

( 8- РАЗРЯДНОЕ СМЕЩЕНИЕ );

-АДРЕСАЦИЯ РЕГИСТРОВАЯ КОСВЕННАЯ С ИНДЕКСАЦИЕЙ

( БАЗОВОЕ СМЕЩЕНИЕ ).

4. КОСВЕННАЯ АДРЕСАЦИЯ ПАМЯТИ

-КОСВЕННАЯ АДРЕСАЦИЯ ПАМЯТИ С ПОСТИНДЕКСАЦИЕЙ;

-                                 ......       С ПРЕИНДЕКСАЦИЕЙ .

5. КОСВЕННАЯ АДРЕСАЦИЯ СЧЕТЧИКОМ КОМАНД СО СМЕЩЕНИЕМ.

6. КОСВЕННАЯ АДРЕСАЦИЯ СЧЕТЧИКОМ КОМАНД С ИНДЕКСАЦИЕЙ

-          .......

( 8- РАЗРЯДНОЕ СМЕЩЕНИЕ );

-          .......

( БАЗОВОЕ СМЕЩЕНИЕ ).

7. КОСВЕННАЯ АДРЕСАЦИЯ ПАМЯТИ СЧЕТЧИКОМ КОМАНД

- ....... С ПОСТИНДЕКСАЦИЕЙ;

- ....... С ПРЕИНДЕКСАЦИЕЙ.

8. АБСОЛЮТНАЯ АДРЕСАЦИЯ

-                        .......                     КОРОТКАЯ;

-                           .......  ДЛИННАЯ.

9. НЕПОСРЕДСТВЕННАЯ  АДРЕСАЦИЯ.

СОПРОЦЕССОР С ПЛАВАЮЩЕЙ ЗАПЯТОЙ MC68881

MC68881 ПРЕДСТАВЛЯЕТ СОБОЙ ПРОЦЕССОР С РЕГИСТРОВОЙ ОРИЕНТАЦИЕЙ, КОТОРЫЙ ПРЕДНАЗНАЧЕН ДЛЯ РАСШИРЕНИЯ НАБОРА КОМАНД СЕМЕЙСТВА MC68000, НО МОЖЕТ БЫТЬ ТАКЖЕ ИСПОЛЬЗОВАН В КАЧЕСТВЕ ПЕРИФЕРИЙНОГО УСТРОЙСТВА И С ДРУГИМИ ПРОЦЕССОРАМИ. ЕГО АРХИТЕКТУРНАЯ ОРГАНИЗАЦИЯ ДЕЛАЕТ ВОЗМОЖНОЙ ЕГО СОВМЕСТНУЮ РАБОТУ С ПРОЦЕССОРАМИ, КОТОРЫЕ ПОЯВЯТСЯ В БУДУЩЕМ. НА РИС.4 ПОКАЗАНO ПОДСОЕДИНЕНИЕ MC68881 В СИСТЕМЕ, ПОСТРОЕННОЙ НА ОСНОВЕ MC68020.

ДЛЯ РАЗМЕЩЕНИЯ ДАННЫХ, ПРЕДСТАВЛЕННЫХ В ФОРМАТЕ ПОВЫШЕННОЙ ТОЧНОСТИ, ИМЕЕТСЯ ВОСЕМЬ 80- РАЗРЯДНЫХ РЕГИСТРОВ С ПЛАВАЮЩЕЙ ЗАПЯТОЙ. ЧИСЛА, ПЕРЕСЫЛАЕМЫЕ В MC68881, МОГУТ БЫТЬ ПРЕДСТАВЛЕНЫ В ОДИНАРНОМ (32- БИТОВОМ), ДВОЙНОМ (64- БИТОВОМ) И ДВОЙНОМ РАСШИРЕННОМ ФОРМАТАХ; ПОСЛЕ

ПОСТУПЛЕНИЯ ОНИ ПРЕОБРАЗУЮТСЯ В ДЕЙСТВИТЕЛЬНЫЕ ЧИСЛА РАСШИРЕННОГО ФОРМАТА, И ВСЕ ОПЕРАЦИИ ВЫПОЛНЯЮТСЯ С ПОВЫШЕННОЙ ТОЧНОСТЬЮ. В ТАБЛ.1 ПРИВЕДЕНЫ РАЗМЕРЫ ПОЛЕЙ ТРЕХ ФОРМАТОВ С ПЛАВАЮЩЕЙ ЗАПЯТОЙ, СООТВЕТСТВУЮЩИЕ СТАНДАРУ IEEE P754.

РИС.5. ВНУТРЕННИЕ РЕГИСТРЫ УСТРОЙСТВА MC68881.

БИТ 79    БИТ 0

РЕГИСТР ДАННЫХ С ПЛАВАЮЩЕЙ ЗАПЯТОЙ 0

1

|                     .           .         .         .         .         .                     |

.           .         .         .         .         .

|                     .           .         .         .         .         .                     |

7

31                        0

АДРЕС КОМАНДЫ

15                0

УПРАВЛЕНИЕ

ИСКЛ.СИТУАЦИЯ

НАКОПЛЕНН. СЛОВО ИСК. СИТУАЦИЙ

КОДЫ УСЛОВИЙ | | |

----ТАБЛИЦА 1. ЧИСЛО БИТОВ В ПОЛЯХ ТРЕХ

ФОРМАТОВ С ПЛАВАЮЩЕЙ ЗАПЯТОЙ.