│ с FPU │ │ умнож. │ │ деления │
└─────‑───────┘ └────‑───┘ └───‑─────┘
╚════════════════╗ ║ ╔═══════════╝
┌─────────┐ ┌─────────┐ ┌──────────┐ ║ ║ ║ ┌──────────┐ ┌──────────┐
│Целочисл.│ │Целочисл.│ │ Блок │ ║ ║ ║ │ Графич. │ │ Графич. │
│ │ │ │ │обработки │ ║ ║ ║ │ │ │ │
│ устр-во │ │ устр-во │ │ полей │ ║ ║ ║ │ устр-во │ │ устр-во │
└─────‑───┘ └────‑────┘ └────‑─────┘ ║ ║ ║ └─────‑────┘ └───‑──────┘
║ ║ ║ ║ ║ ║ ║ ║
┌─────────────────────────────────────────────────────────────┐
└────‑────────────‑────────────‑──────────────────────────────────────┘
║ ║ ║
┌─────────┐ ┌─────────┐ ┌──────────┐ ┌──────────┐ ┌──────────┐
│ Устр-во │ │ Блок │ │Регистровый│ │КЭШ-память│ │Суперска- │
│загрузки/ │ │ │ │ блок │ │ целевых ╞══│ лярное │
│запоминан.│ │ РОH │ │расширения │ │ команд │ │ устр-во │
└────╥─────┘ └──────────┘ └───────────┘ └──────────┘ └──‑───╥───┘
╚═══════════╦═════════════╗ ╔═══════════════╝ ║
┌──────────┬──────────── ┬ ─────────┐ ┌──────╨───┬────┬ ──────────────┐
│ Ассоц-ный│ Теги │ 8Кб │ │ 8Кб │ │ Ассоциативный │
│ буфер │-------------│КЭШ-памяти│ │КЭШ-памяти│Теги│ буфер │
│преобраз-х│Теги контроля│ данных │ │ команд │ │преобразованных│
│ адресов │операций шины│ │ │ │ │ адресов │
└─────╥────┴─────‑───────┴─────‑────┘ └─────‑────┴────┴──────────╥────┘
║ ║ ║ ║ ║
║ ║ ║ ║ ║
┌───────────────╨─────────────────────────╨──────────────────────┐
│ Интерфейс шины │
└──────────────────‑────────────────────────‑───────────────────────┘
║ ║
┌───────────────── ║ ──────────────────────────────────────────────┐
└───────────────── ║ ───────────────────────────────────────────────┘
║ Шина адреса ( 32 )
║
┌──────────────────────────────────────────────────────────────────┐
└───────────────────────────────────────────────────────────────────┘
Шина данных ( 64 )
Разработчики компании MOTOROLA выбрали для своего RISC - процессора одинаковые двухканальные множественно - ассоциативные кэш-памяти по 8 Кбайт. В обеих кэш-памятях процессора используются 64-разрядные внутренние интерфейсы. Кроме того используется 64-разрядный внешний интерфейс данных для работы с внекристальными кэш-памятями второго уровня.
Устройство с плавающей точкой ( FPU) позволяет выполнять 80-разрядные операции двойной точности с расширением , а также вычисления одинарной и двойной точности. Трехступенчатый конвейер позволяет на каждом такте запускать команды умножения и сложения. Это приводит к трехтактной задержке при вычислениях любой точности, однако снижает потери времени из-за зависимости по данным и обеспечивает возможность выполнять в устройстве FPU вычисления с максимальным быстродействием. Кроме того , блок деления по основанию 8 минимизирует время , затрачиваемое на выполнение операции деления.
Для целочисленних операций раработчики увеличили разрядность трактов данных и использовали два 64-разрядных АЛУ, что позволяет получать 80-разрядные результаты . Регистровые блоки общего назначения , поддерживающие эти АЛУ представляют собой четыре 80-разрядных порта чтения и два 80-рарядных порта записи . Предусматривается также буфер предистории , в котором запоминается состояние машины , так что в случае обнаружения ошибки на текущей команде можно восстановить полностью состояние процессора для предыдущей команды.
Разработчики компании MOTOROLA назвали архитектуру своего процессора " симметричной суперскалярной ", поскольку она почти не накладывает ограничений на порядок выполнения команд - например, она не предъявляет требований по упорядочению, по составлению пар или по совмещению - и содержит по нескольку исполнительных устройств, благодаря чему повышается степень параллелизма.
Уважаемый посетитель!
Чтобы распечатать файл, скачайте его (в формате Word).
Ссылка на скачивание - внизу страницы.