Синтез последовательностных устройств, страница 13

.

Преобразуем полученную формулу:

.

Теперь, если в качестве S взять CD, а в качестве  – , то в этом случае возможность одновременного появления на входах R и S уровня логической единицы исключается.

С учетом изложенного, схема синхронного D-триггера, реализованного на основе асинхронного RS-триггера с негативной логикой на входе, будет иметь следующий вид:

Синхронный D-триггер имеет следующее схемное обозначение:

Приведенная схема синхронного D-триггера может быть упрощена, если положить, что . В этом случае схема данного триггера примет следующий вид:

D-триггеры часто используются с третьим управляющим входом "V", который при наличии на нем уровня логической единицы разрешает или при наличии на нем логического нуля запрещает работу триггера.

Выходное состояние триггера Q^t соответствует состоянию на информационном входе D в момент прихода очередного синхроимпульса и сохраняется до прихода следующего. Т.о., как и в любом другом синхронном триггере, в данном случае выходной сигнал оказывается кратен по времени периоду следования синхроимпульсов. Т.е. можно сказать, что входной сигнал хранится в триггере на интервале времени равном периоду следования синхроимпульсов. Это обстоятельство проиллюстрировано на следующих временных диаграммах:

Кроме того, асинхронный D-триггер может быть получен из асинхронного JK-триггера, если на вход "J" подать сигнал "D", а на вход "К" – . Как известно функция переходов асинхронного JK-триггера записывается следующим образом:

.

Тогда, если J=D и К=, то , т.о. получаем схему асинхронного D-триггера, в основе которой использован асинхронный JK-триггер:

В свою очередь, из синхронного D-триггера легко получить асинхронный Т-триггер. Уравнение переходов синхронного D-триггера имеет следующий вид:

.

Если положить, что С=Т и D=, тогда: , а это, как известно, и есть функция переходов асинхронного Т-триггера. Т.о. схема, соответствующая проведенному преобразованию, имеет следующий вид:

Двухступенчатый синхронный D-триггер.

MS синхронный D-триггер строится на основе двух одноступенчатых и инвертора, по тому же принципу, что и двухступенчатые триггеры других типов. Т.о. схема такого триггера будет иметь следующий вид:

Временные диаграммы, отражающие работу двухступенчатого синхронного D-триггера, изображены на следующем рисунке:

Сигналы на выходах Q₁ и Q₂ повторяют друг друга по форме, однако, Q₂ оказывается задержан относительно Q₁ на время равное длительности синхроимпульса t_си, т.е. можно сказать, что триггер тактируется по заднему фронту синхроимпульса.