Схемотехника ТТЛШ и КМОП-транзисторной логики. Каскадное соединение дешифраторов, страница 11

Бинарный или, сумматор двоичных чисел.

Сумматор, также, является комбинационным логическим устройством, вырабатывающим два выходных сигнала – сигнал суммы и сигнал переноса.

Входные сигналы это:

1.  два слагаемых a и b;

2.  входной сигнал переноса, поступающий из младшего разряда.

A	B	C	S	R
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Схемное обозначение одноразрядного сумматора:

 "i" – разряды; a_i, b_i – слагаемые чисел a и b; C_i – сигнал переноса из предыдущего; S_i – сумма i-того разряда; P_i – сигнал переноса.

N-разрядные сумматоры строятся на основе одноразрядных путем их объединения.

Синтезируем схему одноразрядного бинарного сумматора. Схему строим на логических элементах различного типа. Таблица истинности одноразрядного сумматора содержит три входных переменных (входные биты a и b и вход переноса) и две выходных.

Перенос "Р" заполняется по правилам двоичной арифметики (по правилам суммы) (если 011 – сумма –0, то перенос – 1).

       .

Реализация схемы функции "S" на элементах И–НЕ: