Создание структурной и поведенческой модели мультиплексора КП 5 (или его зарубежного аналога) на языках SPICE, DSL, VHDL и SimCode

                                                       Оглавление

1.Постановка задачи.                                                                                                                     2

2. Условное графическое обозначение (УГО) моделируемого узла.                                        2

3. Таблица назначения выводов.                                                                                                   2

4. Логическая таблица режимов работы.                                                                                     3                                                 5. Таблица реальных задержек.                                                                                                    3

6 Описание работы моделируемого узла.                                                                                    3   

7. Моделирование узла 555КП5 в оболочке DesignLab 8.0                                                       4

7.1. Условное графическое изображение моделируемого  узла в виде иерархического символа.                                                                                                              4

7.2. Схема замещения моделируемого узла.                                                                    5

7.3. Текстовое Spice-описание моделируемого узла                                                      6

7.4.Содержимое файла описания внешних воздействий.                                              7

7.5.  Схема верификации иерархического символа                                                        8

7.6.Результаты моделирования в пакете DesignLab 8.0.                                                9

     7.7. Оценка скоростных возможностей.                                                                         10

           7.8.Функциональное описание моделируемого узла.                                                   11

     7.9. Схема верификации символа с подключённой к нему макромоделью.               12

8.Моделирование в пакете Orcad 9.1.                                                                                         13

8.1.УГО моделируемого узла.                                                                                          13

  8.2.Принципиальная схема замещения проектируемого узла                              14

  8.3.Схема верификации иерархического символа                                                         14

  8.4.Результаты моделирования в пакете OrCad 9.1.                                             15          8.5.Поведенческая VHDL-модель узла                                                                          16

9. Моделирование счетчика 555КП5  в пакете Active HDL 5.1                                               19

9.1  УГО моделируемого узла                                                                                           19

9.2  Принципиальная схема замещения проектируемого узла                                       19

9.3  Поведенческая VHDL-модель узла                                                                            21

9.4  Результаты моделирования в пакете Active HDL 5.1                                               21

10. Выводы:                                                                                                                                  22

11. Литература:                                                                                                                             23

12.Приложение                                                                                                                              24

1. Постановка задачи

            Создать структурную и поведенческую модель мультиплексора КП 5 (или его зарубежного аналога) на языках SPICE, DSL, VHDL и SimCode в пакетах DesignLab 8, OrCAD 9.1, Active-HDL 6.1 или PCAD 2002. Также провести имитационные эксперименты с разработанным узлом, целью которых является подтверждение работоспособности узла и соответствие его временных задержек требуемым.

2.Условное графическое обозначение (УГО) моделируемого узла.

            Рис 1. УГО микросхемы 555КП5

3. Таблица назначения выводов.[1]

                                                                       Таблица1. Назначение выводов микросхемы КП5